APIC

APIC ( anglicky  Advanced Programmable Interrupt Controller )  - vylepšený programovatelný řadič přerušení . Byl přidán do procesoru Pentium .

Popis

Advanced Programmable Interrupt Controller (APIC) byl navržen společností Intel® tak, aby byl schopen zpracovat velký počet přerušení, takže každé z nich lze programově nasměrovat na konkrétní sadu dostupných CPU (a podle toho upravit), aby podporovala komunikaci mezi procesory a eliminovat potřebu velkého počtu zařízení pomocí jedné přerušovací linky [1] .

APIC se používá ve vícejádrových/multiprocesorových systémech již od Intel Pentium ( jádro P54 ). Počínaje tímto procesorem byl každý následující dodáván s integrovaným Local APIC.

Výhody pokročilého řadiče přerušení:

• schopnost implementovat meziprocesorová přerušení – signály z jednoho procesoru do druhého
• podpora až 256 IRQ vstupů, oproti 8-16 na klasickém IBM PC
• extrémně rychlý přístup k aktuální prioritě přerušení a registrům potvrzení přerušení. Řadič přerušení kompatibilní s IBM PC běžel jako zařízení sběrnice ISA s velmi pomalým přístupem k jeho registrům (port 0x20).

APIC je podporován ve Windows od Windows NT 4.0 .

Současným trendem je odklon od IO APIC, jako jsou dráty IRQ, a směrem k přerušení signalizovaným zprávou .

APIC se skládá ze dvou modulů: eng.  místní APIC a angličtina.  IO APIC :

• LOCAL APIC - nachází se v jádře procesoru , pokud je systém vícejádrový - v každém jádru.
• I/O APIC - řadič umístěný na základní desce , obvykle jako součást čipů rámování procesoru (například čip Intel 82489DX).

Vodiče IRQ ze zařízení jsou připojeny k IO APIC. Pro komunikaci lokálních APIC a IO APIC, ale i lokálních APIC různých jader mezi sebou, slouží sběrnice FSB víceprocesorového systému, která slouží i pro připojení procesorů a paměťového řadiče. Použití přední sběrnice pro komunikaci mezi APIC – samostatnými vodiči nebo speciálními typy transakcí – se u procesorů Pentium a Core lišilo od generace ke generaci .

Potřeba nového řadiče schopného nahradit programovatelný řadič přerušení (PIC) vyvstala s následujícími problémy:

• Vznik vícejádrových systémů, které vyžadují rozdělení přerušení mezi jádra.
• Prudký nárůst počtu připojených zařízení převyšující počet volných IRQ procesorů .
• Rychlost přenosu dat zařízení, která překračuje rychlost PIC.

Moderní IOAPIC podporují 24 hardwarových přerušení, ačkoli počet linek může být až 256 linek IRQ.

Rozšířený řadič přerušení byl poprvé použit na dvouprocesorových základních deskách, a to z důvodu složitějšího zpracování přerušení od různých zařízení (není zcela zřejmé, který procesor má na přerušení reagovat). Poté se na jednoprocesorových systémech začal používat rozšířený řadič přerušení – pro zařízení je k dispozici více přerušení (24 místo 16), plus několik rozšiřujících karet může sdílet společné přerušení.

Komplexní strategie správy přerušení založené na APIC jsou možné tam, kde jsou systémové APIC propojeny hierarchicky a doručují přerušení do CPU s vyváženým zatížením, spíše než zacílení na konkrétní CPU nebo sadu CPU [1] .

Viz také

• Ovladač přerušení

Literatura

• Intel 64 and IA-32 Architectures Software Developer's Manual (pět svazků):
  • Svazek 3A. Průvodce programováním systému. KAPITOLA 10 POKROČILÝ PROGRAMOVATELNÝ OVLADAČ PŘERUŠENÍ (APIC  )

Odkazy

• N.Yu Ershova, A.V. Solovjov. 13. Přednáška: Organizace směny ve výpočetním systému . Organizace výpočetních systémů . Internetová univerzita informačních technologií. Staženo: 10. října 2010. (Ruština)
• Přerušení a řadiče přerušení

Poznámky

1. ↑ 1 2 3.5. Pokročilý programovatelný řadič přerušení Red Hat Enterprise Linux pro reálný čas  7 . Zákaznický portál Red Hat . Staženo: 6. září 2022.