Frekvenční syntezátor

Frekvenční syntezátor - zařízení pro generování periodických signálů (harmonické kmity, nebo elektrické hodinové signály) s určitými frekvencemi pomocí lineárních opakování (násobení, součtu, rozdílu) na základě jednoho nebo více referenčních oscilátorů. Frekvenční syntezátory slouží jako zdroje stabilních (frekvenčně) oscilací v rádiových přijímačích , rádiových vysílačích , měřičích frekvence , generátorech testovacích signálů a dalších zařízeních, která vyžadují ladění na různé frekvence v širokém rozsahu a vysokou stabilitu zvolené frekvence. Stability je obvykle dosaženo použitím smyčky fázového závěsu nebo přímé digitální syntézy (DDS) pomocí krystalem řízeného referenčního oscilátoru. Frekvenční syntéza poskytuje mnohem větší přesnost a stabilitu než tradiční elektronické oscilátory s indukčním nebo kapacitním laděním, velmi širokým rozsahem ladění bez jakéhokoli přepínání a téměř okamžitým přepínáním na jakoukoli danou frekvenci.

Analogové syntezátory

Hlavní funkcí absolutně každého syntezátoru je převést referenční signál (referenční) na požadovaný počet výstupních signálů. Analogové syntezátory (Direct Analog Synthesizers) jsou implementovány smícháním jednotlivých základních frekvencí s jejich následnou filtrací. Základní frekvence lze získat z nízkofrekvenčních (křemenné a SAW rezonátory) nebo vysokofrekvenčních (dielektrické, safírové, vlnovodné, keramické rezonátory) oscilátorů pomocí násobení, dělení nebo smyčky fázového závěsu.

Hlavní výhodou analogových syntezátorů je extrémně vysoká rychlost přepínání, která leží v rozsahu mikro nebo dokonce nanosekund. Další výhoda: použití komponentů (např. mixpultů) s výjimečně nízkým vlastním šumem oproti zdrojům základní frekvence. To znamená, že šum analogového syntezátoru je určen hlavně šumem použitých podkladových zdrojů a může být poměrně nízký.

Hlavní nevýhodou této topologie je omezený dosah a frekvenční rozlišení. Počet generovaných signálů lze zvýšit zavedením více základních frekvencí a/nebo směšovacích stupňů. Tento přístup však vyžaduje více komponent, a proto systém komplikuje. Efektivním řešením je použití digitálního syntezátoru (Direct Digital Synthesizer - DDS) pro zvýšení minimálního frekvenčního kroku požadovaného od analogové části Dalším vážným problémem je mnoho nežádoucích spektrálních složek, které generují míchací stupně. Musí být pečlivě filtrovány. Přepínatelné filtry musí být také izolovány. Existuje mnoho různých uspořádání směšovačů a filtrů, z nichž všechna obvykle vyžadují velký počet komponent pro zajištění malých frekvenčních kroků a široké šířky pásma. Ačkoli tedy analogové syntezátory nabízejí výjimečně vysokou rychlost ladění a nízký šum, jejich použití je omezené kvůli jejich poměrně vysokým cenovým charakteristikám.

Digitální syntezátory

Na rozdíl od tradičních (analogových) řešení používají digitální syntezátory digitální zpracování k získání požadovaného výstupního tvaru vlny ze základního (hodinového) signálu. Nejprve je pomocí fázového akumulátoru vytvořena digitální reprezentace signálu a poté je pomocí digitálně-analogového převodníku (DAC) generován samotný výstupní signál (sinusový nebo jakýkoli jiný požadovaný tvar). Rychlost generování digitálního signálu je omezena digitálním rozhraním, ale je velmi vysoká a srovnatelná s analogovými obvody. Digitální syntezátory také poskytují poměrně nízkou úroveň fázového šumu. Hlavní výhodou digitálního syntezátoru je však extrémně vysoké frekvenční rozlišení (pod 1 Hz), dané délkou fázového akumulátoru. Hlavní nevýhodou je omezený frekvenční rozsah a velké zkreslení signálu. Zatímco spodní hranice provozního frekvenčního rozsahu digitálního syntezátoru se blíží nule hertzů, jeho horní mez v souladu s Kotelnikovovou větou nemůže překročit polovinu hodinového kmitočtu. Navíc rekonstrukce výstupního signálu není možná bez dolní propusti, která omezuje rozsah výstupního signálu na přibližně 40 % hodinového kmitočtu.

Dalším vážným problémem je vysoký obsah nežádoucích spektrálních složek v důsledku chyb převodu v DAC. Z tohoto pohledu se digitální syntezátor chová jako frekvenční směšovač, který generuje rušivé složky na kombinovaných frekvencích. Zatímco frekvenční umístění těchto komponent lze snadno vypočítat, jejich amplituda je mnohem méně předvídatelná. Zkreslení nižšího řádu má zpravidla nejvyšší amplitudu. Při návrhu architektury konkrétního syntezátoru je však nutné počítat i se zkreslením vysokého řádu. Amplituda parazitních spektrálních složek se také zvyšuje s rostoucí frekvencí hodin, což také omezuje rozsah generovaných frekvencí. Praktické hodnoty horní hranice rozsahu jsou v oblasti od několika desítek do několika stovek megahertzů na úrovni diskrétních spektrálních produktů -50…-60 dBc. Je zřejmé, že přímé násobení výstupního signálu frekvenčního syntezátoru je nemožné kvůli další degradaci spektrálního složení.

Existuje mnoho hardwarových a softwarových řešení navržených pro zlepšení spektrálního obsahu digitálního syntezátoru. Hardwarové metody jsou obvykle založeny na přenášení signálu digitálního syntezátoru na frekvenci a jeho následném dělení.

Tato metoda snižuje nežádoucí spektrální produkty o 20 dB/oktávu. Bohužel se tím také snižuje rozsah generovaných frekvencí. Pro rozšíření frekvenčního rozsahu na výstupu syntezátoru je nutné zvýšit počet základních frekvencí a filtrů – stejně jako je tomu u analogových obvodů.

Softwarové metody jsou založeny na skutečnosti, že frekvence falešného zkreslení syntezátoru jsou funkcí vzorkovací frekvence DAC. Pro každou specifickou výstupní frekvenci syntezátoru lze tedy rušivá zkreslení frekvenčně posunout (a dále odfiltrovat) změnou vzorkovací frekvence DAC. Tato metoda je zvláště účinná, pokud jsou hodiny DAC generovány pomocí systémů na bázi PLL. Je třeba poznamenat, že softwarová metoda funguje poměrně efektivně pro potlačení zkreslení relativně malého řádu. Hustota diskrétních spektrálních produktů se bohužel obvykle zvyšuje úměrně jejich pořadí. Softwarová metoda tedy dokáže odfiltrovat zkreslení pouze do úrovně -70 ... -80 dBc.

Kvůli omezenému frekvenčnímu rozsahu a vysokému obsahu nežádoucích spektrálních produktů se tedy digitální syntezátory k přímému generování mikrovlnného signálu používají jen zřídka. Současně jsou široce používány ve složitějších analogových a PLL systémech pro poskytování vysokofrekvenčního rozlišení.

PLL syntezátory

Typický jednosmyčkový PLL syntezátor obsahuje oscilátor s proměnným napětím řízený oscilátor (VCO), jehož signál je po požadovaném (programovatelném) frekvenčním dělení přiveden na vstup fázového detektoru (PD) rovný požadovanému frekvenčnímu kroku . Fázový detektor porovnává signály na obou vstupech a generuje chybový signál, který po filtraci a zesílení (v případě potřeby) upraví frekvenci VCO na

kde FREF je frekvence referenčního signálu na vstupu fázového detektoru.

Hlavními výhodami obvodů na bázi PLL jsou čistší výstupní spektrum díky efektivnímu použití nízkopropustného filtru (LPF) a mnohem menší složitost zařízení ve srovnání s analogovými syntezátory. Hlavní nevýhodou je delší doba ladění a výrazně vyšší fázový šum ve srovnání s analogovými obvody. Fázový šum syntezátoru v propustném pásmu PLL filtru je

kde λPD je celková úroveň fázového šumu referenčního signálu, fázového detektoru, filtru a zesilovače zpětnovazebního obvodu přepočtená na vstup fázového detektoru. Fázový šum tedy závisí na dělicím faktoru frekvenčního děliče, který může být poměrně velký, aby poskytoval požadované frekvenční rozlišení. Pro získání signálu na frekvenci 10 GHz s rozlišením 1 MHz tedy musí být dělicí faktor roven 10000, což odpovídá zvýšení fázového šumu o 80 dB . Navíc se na relativně nízkých frekvencích používají programovatelné děliče, což vyžaduje zavedení přídavného vysokofrekvenčního děliče s pevným dělicím poměrem (předdělička - PS). V důsledku toho se zvyšuje celkový dělicí faktor zpětnovazební smyčky a v důsledku toho se zvyšuje fázový šum. Je zřejmé, že takto jednoduchý obvod neumožňuje využití šumových schopností moderních nízkošumových generátorů referenčních signálů. V důsledku toho se obvody PLL s jednou smyčkou používají zřídka, a to v systémech s nízkými požadavky na kvalitu generovaného signálu.

Hlavní charakteristiky syntezátoru lze výrazně zlepšit zařazením frekvenčního měniče (směšovače) do zpětnovazebního obvodu. V tomto případě je signál VCO přenášen frekvenčně dolů, což může výrazně snížit dělicí faktor zpětnovazební smyčky. Referenční hodnota směšovače je generována pomocí volitelného PLL (obvody s více smyčkami) nebo násobiče frekvence. Dobrým řešením je použití harmonického směšovače, který využívá více harmonických referenčního signálu generovaného diodou zabudovanou ve směšovači. Harmonický směšovač umožňuje výrazně zjednodušit konstrukci syntezátoru. Zároveň je třeba poznamenat, že tento typ směšovače je extrémně citlivý na parametry jednotlivých prvků obvodu, jejichž optimalizace není zdaleka triviální záležitostí. V závislosti na konkrétních požadavcích na fázový šum a frekvenční rozlišení je možné zavést větší počet směšovacích stupňů, což však komplikuje konstrukci syntezátoru. Dalším problémem spojeným s používáním schémat založených na frekvenční konverzi je falešné zachycení frekvence (například při použití obrazového kanálu směšovače). Proto je nutné nejprve přesně naladit frekvenci VCO např. pomocí DAC. To zase vyžaduje extrémně vysokou linearitu (a opakovatelnost) závislosti výstupní frekvence VCO na řídicím napětí v rozsahu provozních teplot a také přesnou kalibraci VCO pro kompenzaci teplotního driftu této závislosti. Kromě toho jsou digitálně-analogové převodníky obvykle hlučné, což ovlivňuje šumové charakteristiky syntezátoru a vyžaduje, aby byl DAC odstraněn ze smyčky PLL po předběžném naladění na požadovanou frekvenci.

Je také možné snížit celkový dělicí faktor použitím dílčích dělicích faktorů - dělením frekvence N + 1 každých M period signálu a dělením N během zbytku časového intervalu. V tomto případě je průměrný dělicí faktor roven

kde N a M jsou celá čísla. Pro danou velikost frekvenčního kroku umožňují schémata frakčního dělení použití vyšší referenční frekvence na vstupu fázového detektoru, což vede ke snížení fázového šumu a zvýšení rychlosti ladění syntezátoru. Hlavní nevýhodou techniky frakčního dělení je zvýšený obsah neharmonických spektrálních složek v důsledku fázových chyb, které jsou vlastní mechanismu frakčního dělení.

Základní prvky digitálního frekvenčního syntezátoru

Vysvětleme, že pojmem „digitální frekvenční syntezátor“ ve vztahu k systémům pulzně fázově uzamčené smyčky (IFAP) (nebo [Impulse] Phase Locked Loop - PLL) rozumíme digitální, využívající především digitální obvody, prvky tzv. IFAP prsten:

• cesta generování frekvence referenčního signálu;
• cesta snížení frekvence laditelného oscilátoru (VCO) nebo napětím řízeného oscilátoru (VCO);
• fázový frekvenční detektor (PFD) nebo fázový frekvenční detektor s nabíjecím čerpadlem.

Cesta generování referenční frekvence je FIDF (Fixed Integer Divider) nebo referenční dělič a její dělicí faktor lze nastavit externím řídicím slovem, například od 1 do 16384.

Cestou frekvenčního převodu laditelného oscilátoru je dělič s proměnným faktorem (CVD) nebo dělič s plovoucím faktorem dělení, dělič integer-N, jeho dělicí faktor je také nastaven externím kódem a lze jej měnit v jednotkových krocích. V nízkofrekvenčních syntezátorech (například v ADF4001) je cesta frekvenčního dělení VCO faktorem N vytvořena na konvenčních děličích čítačů DPCD, protože použitá technologie CMOS umožňuje implementovat spouštěče čítačů s přepínáním. čas až 4–6 ns. Frekvenční dělení referenčního oscilátoru DPCD proto zajišťuje spolehlivý provoz syntezátoru až do hodnot MHz (například v ADF4106). Je třeba poznamenat, že všechny syntezátory řady ADF4000 poskytují minimální faktor dělení referenční frekvence . Zavedení „předděličky“, neboli dvoumodulové předděličky, umožnilo zvýšit pracovní frekvenci DPCD na moderní hodnoty (například až 4 GHz pro syntezátor ADF4113 a až 6 GHz pro syntezátor ADF4106). Minimální modul předděličky umožňuje poskytnout NMIN = 56. Výstupní frekvenci syntezátoru lze určit podle vzorce:

kde: je výstupní frekvence syntezátoru; — modul předděličky; - dělicí faktor čítače B; — dělicí faktor čítače A (0 ≤ A < B); je frekvence referenčního kmitání; je dělicí faktor referenčního děliče.

Každý předdělička se skládá z počítadla polykání a obvodu pro absorpci impulsů . Celkové zpoždění sepnutí těchto uzlů by nemělo být násobkem periody vstupní oscilace, to znamená, že by se aktivní poklesy vstupních a řídicích impulsů neměly shodovat. V opačném případě nastává efekt „konkurence“ a zařízení začne selhávat. V praxi se snaží zajistit, aby hodnota celkového zpoždění v předděličce nepřesáhla minimální periodu vstupního kmitu. Jinými slovy, zpoždění v předděličce určuje maximální pracovní frekvenci mikroobvodu.

Zajímavostí chodu předděličky u syntezátorů ADF4110(1/2/3) je tzv. resynchronizační režim neboli resynchronizace výstupu předděličky.

V synchronizačním režimu provozu předděličky jsou okamžiky jejího přepnutí z režimu „rozdělit podle “ do režimu „rozdělit podle“ hradlovány frekvencí vstupního signálu RF. Hradlování snižuje fázový šum děliče (jitter), ale klade přísnější požadavky na velikost a stabilitu vnitřních zpoždění mikroobvodu. Proto se může snížit maximální vstupní frekvence na RF vstupu, při které syntezátor pracuje spolehlivě.

Odkazy

• Starikov O. Metoda PLL a principy syntézy vysokofrekvenčních signálů.
• Makarenko V. Frekvenční syntezátory přímé digitální syntézy.  (nedostupný odkaz)
• Ryžkov A.V., Popov V.N. Frekvenční syntezátory v radiokomunikační technice. - M .: Rádio a komunikace, 1991 - 264 s - ISBN 5-256-00623-1
• Manassevych V. Frekvenční syntezátory. Teorie. Design.
• Šachtarin B.I. Frekvenční syntezátory.