Schéma rychlého převodu

Aktuální verze stránky ještě nebyla zkontrolována zkušenými přispěvateli a může se výrazně lišit od verze recenzované 19. února 2020; kontroly vyžadují 4 úpravy .

Obvod zrychleného přenosu je kombinační logický obvod, který je součástí aritmetických a logických jednotek většiny moderních počítačů , mikroprocesorů a mikrokontrolérů .

Navrženo pro paralelní tvorbu přenosových bitů při sčítání binárních čísel ve sčítačce. Obvykle se staví kaskádovým způsobem a skládá se z několika zrychlených přenosových obvodů o menší kapacitě, obvykle rovné přirozené síle 2, ale existují také jednostupňové zrychlené přenosové obvody, které generují přenosové signály pro všechny bity slova na stejný čas.

Výhodou tohoto schématu je výrazné zrychlení aritmetických operací, protože postupné šíření přenosu všemi bity strojového slova nezabere čas, nevýhodou je zvýšená složitost.

Jak to funguje

Podmínky:
Carry Lookahead Unit ( CLU ) je schéma rychlého přenosu.
Carry Look-ahead Adder ( CLA ) je obvod rychlého přenosu.
Skupinové šíření ( PG ) je skupinový signál.
Group generation ( GG ) - skupinový signál pro generování přenosu.

Při použití obvodu akcelerovaného přenosu ( LCU ) generuje každý jednotlivý bit sčítačky signál generování přenosu ( ) a signál šíření přenosu ( ). $g_{n}$ $p_n$

4bitové schéma

Jednotlivé číslice sčítačky jsou sloučeny do skupin po čtyřech jednotlivých číslicích v každé skupině. Zrychlený přenosový obvod generuje přenosové signály GG a GG . $C_{1},C_{2},C_{3},C_{4},$

Booleovský výraz pro přenos v jednom bitu:

C_{i+1}=a_{i}\cdot b_{i}+(a_{i}\oplus b_{i})C_{i}=G_{i}+P_{i}\cdot C_ {i}

, kde

{\displaystyle G_{i}=a_{i}\cdot b_{i))

P_{i}=a_{i}\oplus b_{i}

Zde tečka ( ) znamená logické AND ( AND ), znaménko sčítání (+) znamená logické OR ( OR) a symbol pro sčítání modulo 2 je EXCLUSIVE OR ( XOR ) $\cdot$ $\oplus$

Pro čtyřmístné pomlčky:

C_{1}=G_{0}+P_{0}\cdot C_{0}

C_{2}=G_{1}+P_{1}\cdot C_{1}

C_{3}=G_{2}+P_{2}\cdot C_{2}

C_{4}=G_{3}+P_{3}\cdot C_{3}

Dosazením do , pak do , pak do dostaneme konečné výrazy: $C_{1}$ $C_{2}$ $C_{2}$ $C_{3}$ $C_{3}$ $C_{4}$

C_{1}=G_{0}+P_{0}\cdot C_{0}

C_{2}=G_{1}+G_{0}\cdot P_{1}+C_{0}\cdot P_{0}\cdot P_{1}

C_{3}=G_{2}+G_{1}\cdot P_{2}+G_{0}\cdot P_{1}\cdot P_{2}+C_{0}\cdot P_{0}\cdot P_{1}\cdot P_{2}

C_{4}=G_{3}+G_{2}\cdot P_{3}+G_{1}\cdot P_{2}\cdot P_{3}+G_{0}\cdot P_{1}\cdot P_{2}\cdot P_{3}+C_{0}\cdot P_{0}\cdot P_{1}\cdot P_{2}\cdot P_{3}

Signál skupiny generování přenosu a signál skupiny šíření přenosu jsou generovány následovně: $GG$ $PG$

{\displaystyle PG=P_{0}\cdot P_{1}\cdot P_{2}\cdot P_{3))

GG=G_{3}+G_{2}\cdot P_{3}+G_{1}\cdot P_{3}\cdot P_{2}+G_{0}\cdot P_{3}\cdot P_{2}\cdot P_{1}

4bitový rychlý přenosový obvod je dostupný v integrovaných verzích např.: SN74182 ( TTL ), MC10179 ( ESL ) a MC14582, 564IP4 [1] (vyrobeno technologií CMOS ).

16bitové schéma

16bitovou sčítačku lze vytvořit kombinací čtyř 4bitových sčítaček se čtyřmi zrychlenými přenosovými obvody (4bitový CLA Adder), doplněných o pátý zrychlený přenosový obvod, který se používá ke zpracování přenosové generace GG a přenosu PG signálů .

Přeneste signály šíření přijaté na vstupu ( ) a signály generované každým ze čtyř schémat ( GG ). Potom obvod rychlého přenosu generuje odpovídající signály. $PG$

Předpokládejme , že se jedná o PG signály a toto je GG i -tého , pak jsou výstupní bity nastaveny následovně: $P_{i}$ $G_{i}$

C_{4}=G_{0}+P_{0}\cdot C_{0}

C_{8}=G_{4}+P_{4}\cdot C_{4}

C_{12}=G_{8}+P_{8}\cdot C_{8}

C_{16}=G_{12}+P_{12}\cdot C_{12}

Dosazením nejprve za , pak za , pak za dostaneme následující výraz: $C_{4}$ $C_{8}$ $C_{8}$ $C_{12}$ $C_{12}$ $C_{16}$

C_{4}=G_{0}+P_{0}\cdot C_{0}

C_{8}=G_{4}+G_{0}\cdot P_{4}+C_{0}\cdot P_{0}\cdot P_{4}

C_{12}=G_{8}+G_{4}\cdot P_{8}+G_{0}\cdot P_{4}\cdot P_{8}+C_{0}\cdot P_{0}\cdot P_{4}\cdot P_{8}

C_{16}=G_{12}+G_{8}\cdot P_{12}+G_{4}\cdot P_{8}\cdot P_{12}+G_{0}\cdot P_{4}\cdot P_{8}\cdot P_{12}+C_{0}\cdot P_{0}\cdot P_{4}\cdot P_{8}\cdot P_{12}

$C_{4}$ podle toho generuje přenosový bit na vstupu druhého obvodu; u vchodu třetího; u vchodu čtvrtého; a generuje bit přetečení. $C_{8}$ $C{12}$ $C_{16}$

Kromě toho můžete určit šíření a generování signálů přenosu pro schéma zrychleného přenosu:

P_{LCU}=P_{0}\cdot P_{4}\cdot P_{8}\cdot P_{12}

G_{LCU}=G_{12}+G_{8}\cdot P_{12}+G_{4}\cdot P_{12}\cdot P_{8}+G_{0}\cdot P_{12}\cdot P_{8}\cdot P_{4}

64bitové schéma

Spojením čtyř sčítacích obvodů a rychlého přenosového obvodu dohromady získáme 16bitovou sčítačku. Čtyři takové bloky lze spojit do 64bitové sčítačky. Další zrychlené přenosové obvody (druhá vrstva) jsou potřebné pro příjem signálů šíření přenosu ( ) a generování přenosu ( ) z každého sčítacího obvodu. $P_{LCU}$ $G_{LCU}$

Výhody a nevýhody

výhody:

Vysoká rychlost.

nedostatky:

Vysoké náklady na vybavení

Paralelní schémata tvarování přenosu mají značnou rychlostní výhodu oproti schématům sekvenčního přenosu .

Viz také

Zmije

Literatura

Tietze U., Shenk K. Kapitola 19. Kombinační logické obvody. 19.5 Totalizéry. 19.5.3. Sčítačky s paralelním přenosem // Polovodičový obvod = Halbleiter-Schaltungstechnik / Per. s ním. G. Karabašev. - Dodeka XXI, 2008. - 1784 s. - (Obvod). - 3000 výtisků. - ISBN 978-5-94120-200-3 , 978-5-94120-201-0, 3-540-42849-6.

Odkazy

↑ Příručka nízkofrekvenčních digitálních čipů CMOS. IP4 – schéma zrychleného přenosu 564IP4 = MC14582A http://www.rlocman.ru/comp/koz/cd/cdh39.htm Archivováno 11. prosince 2011 na Wayback Machine