Řadič RAM je digitální obvod, který řídí tok dat mezi počítačovým systémem a RAM . Může to být samostatný čip nebo integrovaný do složitějšího čipu, jako je northbridge , mikroprocesor nebo systém na čipu .
Počítače používající mikroprocesory Intel z doby před rokem 2009 [1] [2] měly tradičně paměťový řadič zabudovaný v čipové sadě (northbridge, MCH), ale mnoho procesorů, jako jsou DEC / Compaq Alpha 21364 , AMD Athlon 64 a Opteron , IBM POWER5 , Procesory Sun Microsystems UltraSPARC T1 a Intel Core i7 [2] mají integrovaný řadič paměti umístěný na stejné matrici, aby se snížila latence přístupu do paměti. Zatímco integrace zlepšuje výkon systému, mikroprocesor je vázán na jeden typ paměti, což zabraňuje kombinaci procesorů a paměti z různých generací. Použití nových typů pamětí vyžaduje vydání nových procesorů a změnu jejich patice. Například po představení DDR2 SDRAM vydala AMD procesory Athlon 64 využívající novou patici Socket AM2 .
Integrace paměťového řadiče s procesorem není novou technologií, protože již v 90. letech DEC Alpha 21066 a HP PA-7300LC používaly integrované řadiče ke snížení systémových nákladů.
Paměťový řadič obsahuje logiku potřebnou k provádění operací čtení a zápisu na DRAM , přičemž respektuje všechna nezbytná zpoždění , například mezi čtením a zápisem. Proud příchozích požadavků je převeden na sekvence příkazů DRAM, přičemž různé konflikty jsou sledovány bankami, sběrnicemi a kanály. Příchozí požadavky lze ukládat do vyrovnávací paměti a měnit jejich pořadí pro zlepšení výkonu [3] .
Řadič paměti také provádí pravidelnou aktualizaci dat uložených v DRAM . Bez pravidelných aktualizací by paměťové čipy DRAM postupně ztrácely informace, protože kondenzátory , které uchovávají bity, jsou vybíjeny svodovými proudy . Typická doba uchování dat je zlomek sekundy, ale ne méně než 64 milisekund podle standardů JEDEC SDRAM DDR2 a novějších. Po delší dobu jsou informace uchovávány pouze částečně. Při zvýšených teplotách (nad 85°C) mohou být vyžadovány častější aktualizace paměti [4] [3] .
Paměťový řadič může navíc ovládat režimy napájení paměťových čipů [3] .