Tranzistor s plovoucím hradlem

Tranzistor s plovoucím hradlem  je typ MOSFETu používaného v různých energeticky nezávislých paměťových zařízeních : flash paměť , EEPROM .

Odrůdy

Tranzistory s elektrickým programováním a ultrafialovým mazáním (LISMOS)

LISMOP (angl. FAMOS - Floating gate Avalanche injection Metal Oxide Semiconductor) -MOSFETs injekcí lavinového náboje, základní prvek jedné z možností pro energeticky nezávislápermanentní paměťová zařízení.

Konstrukce tranzistoru byla navržena Fromanem-Benchkovskym v roce 1971 a liší se od konvenčního FET tím, že má „plovoucí bránu“, tj. vodivou oblast nad kanálem, která je izolována od ostatních částí struktury a na které může být uložen elektrický náboj. . Změna hodnoty náboje na plovoucím hradle vede k posunu proudově-napěťové charakteristiky tranzistoru, která se používá ke kódování logických stavů 1 a 0. K přenosu elektronů ze substrátu na plovoucí hradlo je jev lavinového rozpadu zdroje (drain) - přechod substrátu ("lavinová injekce") a pro odstranění elektronů z plovoucí brány je struktura ozařována ultrafialovým světlem (UV) přes speciální okénko v pouzdru mikroobvodu, transparentní pro UV a elektrony excitované fotony z plovoucího hradla jsou vráceny do substrátu. Existují dvě verze konstrukce tranzistoru, které se vyznačují přítomností nebo nepřítomností konvenční řídicí brány (možnosti „plovoucí brána“ a „dvojitá brána“).

Nevýhodou tranzistorů LISMOS je omezený počet přepisů informace (řádově 100) a nemožnost změny informace v jediné paměťové buňce bez vymazání informace v celé paměťové matici mikroobvodu. Proto byly v 80. letech 20. století struktury LISMOS nahrazeny jinými designy energeticky nezávislé paměti, které umožňují vymazat informace čistě elektrickým způsobem.

Tranzistory s elektrickým programováním a mazáním

U takových tranzistorů se změna elektrického náboje vnitřní brány, izolované dielektrickými vrstvami, provádí čistě elektrickým způsobem bez použití ultrafialového záření , ale princip činnosti je zachován. Ke změně náboje plovoucí brány dochází v důsledku tunelování elektronů a reverzibilního lavinového rozpadu nejtenčích (řádově několik nm ) dielektrických vrstev v důsledku vysoké intenzity elektrického pole v dielektriku. Při změně elektrického náboje na plovoucí bráně se mění tvar proudově-napěťové charakteristiky konstrukce, zejména se mění mezní napětí při řízení změny napětí na řídící bráně, což umožňuje uložit do této struktury 1 bit informace. . Protože je zachován náboj plovoucí brány izolované od všech elektrických obvodů (s nepříliš silnými elektrickými poli v dielektrických vrstvách), mikroobvody postavené na takových strukturách uchovávají informace, když je napájení vypnuto .

Široce používané v typech pamětí flash , které umožňují (podle roku 2010) minimálně 100 tisíc přepisovacích cyklů pro SLC (jednobitové buňky) a 10 tisíc  pro MLC (uložení 2 bitů v buňce ve formě jedné ze čtyř úrovní) [ 1] . Taková paměť se vyrábí podle technických postupů až do 19-16 nm . Kolem roku 2011-2012 zavedli všichni výrobci flash pamětí vzduchové mezery mezi řídicími čarami, což umožnilo pokračovat ve škálování za 24 - 26 nm [2] [3] . Kvůli problémům s dalším škálováním zahájili někteří výrobci (Samsung) v letech 2014-2015 hromadnou výrobu 24 a 32vrstvých 3D NAND [4] , ve kterých se pro ukládání informací nepoužívají buňky založené na technologii CTF [5] . .

Viz také

Poznámky

  1. Zápis Endurance in Flash Drives: Measurements and Analysis // FAST'10 Sborník z 8. konference USENIX o souborových a úložných technologiích, 2010
  2. Jeongdong Choe (TechInsights) . Porovnání špičkových pamětí NAND Flash Memories  (anglicky) , EETimes (25. července 2013). Získáno 11. ledna 2015.  „Všichni výrobci NAND přijali proces vzduchové mezery, aby dosáhli vysokého výkonu a spolehlivosti. Toshiba implementovala proces vzduchové mezery na svém 19nm NAND zařízení, zatímco Samsung jej přijal na 21nm. IMFT od své 25nm technologie NAND používá vyspělejší proces vzduchové mezery ve struktuře wordline i bitline."
  3. Nirmal Ramaswamy, Thomas Graettinger, (Micron) . NAND flash škálování: 20nm uzel a méně. Zde jsou některé ze základních problémů návrhu buněk, které byly zvažovány a řešeny, aby se dospělo k této technologii planárních buněk.  (anglicky) , EE Times-Asia (5. července 2013). Archivováno z originálu 12. ledna 2015. Získáno 11. ledna 2015.  "To se již stalo problémem u 25nm uzlu, který vyžadoval nasazení vzduchové mezery mezi buňkami, aby se snížilo rušení".
  4. Peter Clarke . NAND, DRAM 3D-Transition Roadmaps  (anglicky) , EETimes (25. srpna 2014). Staženo 11. ledna 2015.
  5. Dick James . The Second Shoe Drops – Samsung V-NAND Flash  (anglicky) , ChipWorks (5. srpna 2014). Archivováno z originálu 1. ledna 2015. Staženo 11. ledna 2015.

Odkazy