| FeiTeng | |
|---|---|
| procesor | |
| Výroba | 2010 |
| Výrobce | |
| Frekvence CPU | 0,8-1 GHz |
| Produkční technologie | 65 nm |
| Instrukční sady | SPARC V9 |
| Počet jader | osm |
| Konektor |
|
| Nuclei | |
FeiTeng ( čínsky 飞腾 , pinyin fēiténg , pall . feiteng ) je řada centrálních procesorových jednotek vyvinutých v Číně [2] na National University of Defense Technology týmem vedeným profesorem Xingem Zuochengem [3] .
Procesor FeiTeng-1000 je třetí generací rodiny procesorů YinHeFeiTeng (银河飞騰, YHFT), vyvinuté pod vedením profesora Xinga Zuochenga [3] . První generace YHFT implementovala architekturu třídy EPIC, která byla plně nativní kompatibilní s Intel Itanium 2. Druhá generace, FT64 , byl systém na čipu s univerzálním procesorem a 64bitovým streamovým procesorem. Tyto procesory byly použity v počítačích YinHe (银河) jako akcelerátor. [čtyři]
Dalším modelem po FT-1000 byl 16jádrový FeiTeng-1500.
Vyrobeno podle 65 nm procesní technologie, sestává z 350 milionů tranzistorů. [5] FeiTeng-1000 je kompatibilní s SPARC v9. Možná byl vytvořen pomocí vývoje projektu OpenSPARC. [6]
V superpočítači Tianhe-1A má 1024 servisních uzlů [1] [2] celkem 2048 procesorů FeiTeng 1000 (2 čipy na uzel). Každý procesor má 8 jader a podporuje 64 vláken. Pracuje na frekvencích 800-1000 MHz. V čipu jsou integrovány 3 HT kanály, 4 řadiče DDR3 (základní frekvence 400 MHz [1] ), PCIe 2.0 x8 kanál [7]
L2 cache je rozdělena na 8 částí, 2 části pro každý paměťový řadič. Spojení mezi jádry a mezipamětí je přes Cache Crossbar. [jeden]
Procesory FeiTeng-1500 [8] a FeiTeng-2000 byly plánovány pro použití v dalších generacích počítačů TianHe. [1] [4]
Superpočítač Tianhe-2 má o něco více než 4 000 16jádrových procesorů Galaxy FT-1500 s architekturou Sparc v9, vyrobených 40nm procesní technologií, pracující na frekvenci 1,8 GHz se ztrátou tepla 65 W [9] . Výkon FT-1500 je 115-144 GFLOPS; každé z jeho jader vykonává až 8 prokládaných vláken a může provádět 256bitové SIMD operace, včetně FMA (multiply-add). Pro každé jádro je k dispozici vyrovnávací paměť běžící na frekvenci 2 GHz s objemy: 16 KB L1 instrukce, 16 KB L1 data, 512 KB L2; pro všechna jádra je k dispozici také sdílená 4 MB L3 cache (4 banky po 1 MB s 32kanálovou asociativitou, jedna banka na buňku se 4 jádry), používá koherenční protokol pomocí adresáře . Čip FT-1500 je systém na čipu a kromě jader a cache paměti obsahuje: [10]