Spoušť

Aktuální verze stránky ještě nebyla zkontrolována zkušenými přispěvateli a může se výrazně lišit od verze recenzované 1. března 2022; kontroly vyžadují 10 úprav .

Trigger (spouštěcí systém) - třída elektronických zařízení, která mají schopnost dlouhodobě setrvat v jednom ze dvou stabilních stavů a střídat je pod vlivem vnějších signálů. Každý stav spouštění je snadno rozpoznatelný podle hodnoty výstupního napětí. Spouštěče svým charakterem patří k impulsním zařízením - jejich aktivní prvky (tranzistory, lampy) pracují v režimu klíče a změna stavů trvá velmi krátkou dobu.

Charakteristickým rysem spouště jako funkčního zařízení je vlastnost ukládání binární informace. Spouštěcí pamětí je myšlena schopnost zůstat v jednom ze dvou stavů i po ukončení spínacího signálu. Vezmeme-li jeden ze stavů jako „1“ a druhý jako „0“, můžeme předpokládat, že spouštěč ukládá (pamatuje si) jeden bit čísla zapsaného v binárním kódu.

Když je napájení zapnuto, spoušť nepředvídatelně zaujme (se stejnou nebo nestejnou pravděpodobností) jeden ze dvou stavů. To vede k nutnosti provést prvotní nastavení spouště do požadovaného výchozího stavu, tedy vyslat resetovací signál na asynchronní vstupy spouštěčů, čítačů , registrů atd. (například pomocí RC řetězce ), a také vzít v úvahu, že buňky RAM , postavené na triggerech ( paměť statického typu ), obsahují po zařazení libovolné informace.

Při výrobě spouště se používají především polovodičová zařízení (obvykle bipolární a polní tranzistory ), v minulosti elektromagnetická relé , elektronky . S nástupem technologie výroby mikroobvodů malého a středního stupně integrace byla zvládnuta výroba rozsáhlého sortimentu klopných obvodů v integrovaném provedení. V současné době jsou logické obvody, včetně těch využívajících klopné obvody, vytvářeny v integrovaných vývojových prostředích pro různé programovatelné logické integrované obvody (FPGA) . Používají se především ve výpočetní technice k uspořádání součástí počítačových systémů: registry , čítače , procesory , RAM .

Historie

Nespojité charakteristiky elektronek, na kterých je založena činnost spouště , byly poprvé popsány pod názvem „katodové relé“ M.A. Bonch -Bruevich v roce 1918 . Eccles a F. W. Jordan v britském patentu č. 148582, přihlášeném 21. června 1918 [2] a v článku „ Spínací relé pomocí tříelektrodových vakuových trubic “ [3] z 19. září 1919 .

Definice

Trigger (bistabilní multivibrátor [4] ) je digitální stroj s několika vstupy a 2 výstupy.

Spoušť je zařízení sériového typu se dvěma stabilními rovnovážnými stavy, určené k záznamu a ukládání informací. Působením vstupních signálů se může spoušť přepnout z jednoho stabilního stavu do druhého. V tomto případě se napětí na jeho výstupu prudce změní.

Spouštěče se nazývají [5] taková logická zařízení , jejichž výstupní signály jsou určeny nejen signály na vstupech, ale také historií jejich práce, tedy stavem paměťových prvků.

Spoušť je jedním ze základních (základních) prvků digitální techniky [6] . Někteří badatelé [7] zahrnují spoušť do 100 velkých vynálezů.

Klopný obvod není logickým prvkem první úrovně , ale sám se skládá z logických prvků první úrovně – invertorů nebo logických hradel . Ve vztahu k logickým prvkům první úrovně je klopný obvod logickým zařízením druhé úrovně.

Trigger je základní buňka RAM .

Spoušť je nejjednodušší zařízení, které provádí logickou funkci se zpětnou vazbou , tedy nejjednodušší zařízení v kybernetice .

N-ární klopný obvod je zařízení (elementární přepínatelná paměťová buňka, přepínač s N stabilními polohami), které má N stabilních stavů a schopnost přepínat z libovolného stavu do jakéhokoli jiného stavu.

Klopný obvod je logické zařízení se dvěma stabilními stavy 0 a 1, které má několik vstupů a dva výstupy, jeden přímý a druhý inverzní.

Klasifikace

Spouštěče se dělí do dvou velkých skupin - dynamické a statické . Jsou pojmenovány podle způsobu prezentace výstupních informací.

Dynamická spoušť je řízený generátor, jehož jeden ze stavů (jediný) je charakterizován přítomností souvislé sekvence impulsů určité frekvence na výstupu a druhý (nulový) nepřítomností výstupních impulsů. Změna stavů se provádí vnějšími impulsy (obrázek 3).

Statické spouštěče zahrnují zařízení, jejichž každý stav je charakterizován konstantními úrovněmi výstupního napětí (výstupní potenciály): vysoké - blízké napájecímu napětí a nízké - blízké nule. Statické spouštěče jsou často označovány jako potenciální spouštěče na základě způsobu, jakým je jejich výstup prezentován.

Statické (potenciální) triggery se zase dělí na dvě skupiny nestejné v praktické hodnotě – symetrické a asymetrické spouštěče. Obě třídy jsou implementovány na dvoustupňovém zesilovači dvou měničů s kladnou zpětnou vazbou a za svůj název vděčí metodám organizace vnitřních elektrických spojení mezi prvky obvodu.

Symetrické spouště se vyznačují symetrií obvodu jak ve struktuře, tak v parametrech prvků obou ramen. U asymetrických klopných obvodů nejsou parametry prvků jednotlivých kaskád, stejně jako vazby mezi nimi, totožné.

Symetrické statické klopné obvody tvoří většinu klopných obvodů používaných v moderních elektronických zařízeních. Schémata symetrických klopných obvodů v nejjednodušší implementaci ( 2x2OR-NOT ) jsou na obrázku 4.

Hlavní a nejobecnější klasifikační rys - funkční - umožňuje systematizovat statické symetrické spouštěče podle způsobu organizace logických spojení mezi vstupy a výstupy spouště v určitých diskrétních časech před a po objevení se vstupních signálů. Podle této klasifikace jsou spouštěče charakterizovány počtem logických vstupů a jejich funkčním účelem (obrázek 5).

Druhé klasifikační schéma, nezávislé na funkčním, charakterizuje spouštěče metodou vstupu informace a vyhodnocuje je podle času aktualizace výstupní informace vzhledem k okamžiku změny informace na vstupech (obrázek 6).

Každý z klasifikačních systémů charakterizuje spouštěče podle různých ukazatelů, a proto se vzájemně doplňují. Například klopné obvody typu RS mohou být synchronní nebo asynchronní .

Asynchronní spoušť změní svůj stav okamžitě v okamžiku změny odpovídajícího informačního signálu nebo signálů, s určitým zpožděním, které se rovná součtu zpoždění na prvcích, které tento spouštěč tvoří.

Synchronní spouštěče reagují na informační signály pouze v případě, že je na tzv. synchronizačním vstupu C (z anglického clock) odpovídající signál. Tento vstup se také nazývá „takt“. Takové informační signály se nazývají synchronní. Synchronní klopné obvody se zase dělí na klopné obvody se statickým a dynamickým ovládáním na synchronizačním vstupu C.

Statické řídicí spouštěče přijímají informační signály, když je na vstup C přivedena logická jednotka (přímý vstup) nebo logická nula (inverzní vstup).

Spouštěče s dynamickým řízením vnímají informační signály, když se signál na vstupu C změní (poklesne) z 0 na 1 (přímý dynamický C-vstup) nebo z 1 na 0 (inverzní dynamický C-vstup). Nachází se také název „ přední řízená spoušť“ .

Jednostupňové klopné obvody ( západka , západky) se skládají z jednoho stupně, který je paměťovým prvkem a řídícím obvodem, jsou zpravidla se statickým řízením. Jednostupňové dynamicky řízené spouště se používají v prvním stupni dvoustupňových dynamicky řízených spouští. Jednostupňová spoušť na UGO (konvenční grafické označení) je označena jedním písmenem T.

Dvoustupňové spouště ( " flip-flop ", "plácnutí") se dělí na spouště se statickým ovládáním a spouštěče s dynamickým ovládáním. Při jedné úrovni signálu na vstupu C se informace v souladu s logikou spouštění zapíše do prvního stupně (druhý stupeň je blokován pro záznam). Při jiné úrovni tohoto signálu je stav prvního stupně zkopírován do druhého (první stupeň je blokován pro záznam), výstupní signál se v tomto okamžiku objeví se zpožděním rovným zpoždění činnosti etapa. Typicky se dvoustupňové klopné obvody používají v obvodech, kde logické funkce klopných vstupů závisí na jejich výstupech, aby se předešlo časovým závodům. Dvoustupňové spouště v konvenčním grafickém označení (UGO) se označují dvěma písmeny TT .

Spouštěče se složitou logikou jsou také k dispozici v jedno- a dvoustupňovém provedení. V těchto triggerech jsou spolu se synchronními signály také asynchronní. Takové spouštění je znázorněno na obrázku vpravo, horní ( S ) a dolní ( R ) vstupní signály jsou asynchronní.

Spouštěcí obvody jsou také klasifikovány podle následujících kritérií:

počet celočíselných stabilních stavů ( základ číselné soustavy ) (obvykle existují dva stabilní stavy, méně často - více, viz binární spouštěč, ternární spouštěč , kvartérní spouštěč [8] , ..., dekadický spouštěč , ... , n-ární spoušť, ...);
počet úrovní — dvě úrovně (vysoká, nízká) u dvouúrovňových prvků , tři úrovně (kladná, nula, negativní) u tříúrovňových prvků [9] , …, N úrovní u prvků N úrovně, … ;
podle způsobu reakce na interferenci - transparentní a neprůhledné. Neprůhledné se zase dělí na propustné a neprostupné;
podle složení logických prvků (spouštěče na prvcích AND-NOT , OR-NOT , atd.).

Typy synchronizace

Obrázek 6. Klasifikace spouštěčů podle typu synchronizace

Základní pojmy

Spouštěč je úložný prvek se dvěma (nebo více) stabilními stavy, které se mění působením vstupních signálů a je určen k uložení jednoho bitu informace, to znamená, že má stav logické 0 nebo logické 1.

Všechny typy spouštěčů jsou strojem konečných stavů , včetně vlastního paměťového prvku (EP) a kombinačního obvodu (CS), který lze nazvat řídicí obvod nebo logika vstupu spouště (obrázek 7).

Ve spouštěcím grafu je každý vrchol grafu spojen se všemi ostatními vrcholy, přičemž přechody z vrcholu do vrcholu jsou možné v obou směrech (obousměrné). Grafem binární spouště jsou dva body spojené úsečkou, ternární spoušť je trojúhelník, kvartérní spoušť je čtverec s úhlopříčkami, kvinární spoušť je pětiúhelník s pentagramem atd. Když N = 1, spouštěcí graf degeneruje do jednoho bodu, v matematice odpovídá unární jedničce nebo unární nule a v elektronice - montáž "1" nebo montáž "0", tedy nejjednodušší ROM . Ustálené stavy mají na grafu spouštění další smyčku, což znamená, že když jsou odstraněny řídicí signály, spoušť zůstává v nastaveném stavu.

Stav spouštění je určen signály na přímých a inverzních výstupech. Při kladné reprezentaci (kladná logika) představuje vysoká úroveň napětí na přímém výstupu hodnotu logické 1 (stav = 1) a nízká úroveň představuje hodnotu logické 0 (stav = 0). V negativním vyjádření (negativní logika) odpovídá vysoká úroveň (napětí) logické hodnotě 0 a nízká úroveň (napětí) odpovídá logické hodnotě 1.

Změnu stavu spouště (její sepnutí nebo záznam) zajišťují externí signály a zpětnovazební signály přicházející z výstupů spouště na vstupy řídicího obvodu (kombinační obvod nebo vstupní logika). Obvykle jsou externí signály, jako jsou spouštěcí vstupy, označeny latinskými písmeny R, S, T, C, D, V atd.

V nejjednodušších spouštěcích obvodech může chybět samostatný řídicí obvod (CS). Protože funkční vlastnosti spouštěčů jsou určeny jejich vstupní logikou, jsou názvy hlavních vstupů přeneseny do názvu spouštěče.

Spouštěcí vstupy jsou rozděleny na informační (R, S, T atd.) a ovládací (C, V). Informační vstupy jsou navrženy pro příjem uložených informačních signálů. Názvy vstupních signálů jsou identifikovány s názvy spouštěcích vstupů. Řídicí vstupy slouží k ovládání záznamu informací. Ve spouštěči jsou dva typy řídicích signálů:

synchronizační (hodinový) signál C, přiváděný na vstup C (hodinový vstup);
aktivační signál V, přiváděný na V-vstup.

V-vstupy spouštěče přijímají signály, které umožňují (V=1) nebo zakazují (V=0) záznam informací. U synchronních klopných obvodů s V-vstupem lze zaznamenat informaci, pokud se signály na řídicích C a V-vstupech shodují.

Činnost klopných obvodů je popsána pomocí přepínací tabulky, která je obdobou pravdivostní tabulky pro kombinační logiku. Výstupní stav spouště se obvykle označuje písmenem Q. Index u písmene znamená stav před signálem (t) nebo (t-1) nebo za signálem (t+1) nebo (t). U klopných obvodů s parafázovým (dvoufázovým) výstupem existuje druhý (inverzní) výstup, který je označen jako Q , /Q nebo Q'.

Kromě tabulkové definice spouštěcí operace existuje formální definice spouštěcí funkce ve vzorcích sekvenční logiky . Například funkce RS klopného obvodu v sekvenční logice je reprezentována vzorcem:

\left({\bar {x}}\lor x\,\úhel \,y\vpravo).

Analytický záznam spouštěče SR vypadá takto:

Q=S\lor {\overline {S}}\,\angle \,{\overline {R}}.

Typy spouštěčů

RS žabky

RS klopný obvod asynchronní Obecná tabulka přechodů klopného obvodu SR

S	R	Q(t)	Q (t)
H	ALE	0	jeden
ALE	H	jeden	0
H	H	Q(t-1)	Q (t-1)
ALE	ALE	není definováno	není definováno
A - aktivní úroveň; H - neaktivní úroveň.

Tabulka přechodů RS klopného obvodu na prvcích OR-NOT

S	R	Q(t)	Q (t)
0	jeden	0	jeden
jeden	0	jeden	0
0	0	Q(t-1)	Q (t-1)
jeden	jeden	0	0

RS-trigger [10] [11] , nebo SR-trigger (z angl. Set / Reset - set / reset) - asynchronní spoušť, která si zachovává svůj předchozí stav, když jsou oba vstupy neaktivní, a změní svůj stav po přiložení na jeden z jeho aktivní úrovně vstupů. Když je aktivní úroveň aplikována na oba vstupy, stav spouštěče je obecně nedefinovaný, ale ve specifických implementacích na logických prvcích nabývají oba výstupy stavy buď logické nuly nebo logické 1. V závislosti na konkrétní implementaci je aktivní vstup úroveň může být buď logická 1 nebo logická 0 Takže v RS klopném obvodu vytvořeném na 2 prvcích 2A-NE je aktivní vstupní úroveň logická 0.

Když je aktivní úroveň přivedena na vstup S (z anglického Set - set), stav výstupu se rovná logické jednotce. A když je na vstup R přivedena aktivní úroveň (z angl. Reset - reset), stav výstupu se rovná logické nule. Stav, ve kterém jsou aktivní úrovně současně aplikovány na oba vstupy R a S , není definován a závisí na implementaci, například ve spouštěči na prvcích „or-not“ přejdou oba výstupy do stavu logické 0, což přetrvává, dokud jsou na vstupech drženy logické 1. Převedení jedničky ze vstupů do neaktivního stavu, v tomto příkladu do logické 0, uvede klopný obvod do jednoho z povolených stabilních stavů. Současný přechod obou vstupů z aktivního do neaktivního stavu způsobí nepředvídatelné přepnutí klopného obvodu do některého ze stabilních stavů.

V některé literatuře se klopné obvody, u kterých je dokumentováno, který stav na výstupech odpovídá současným aktivním úrovním na vstupech (tedy RS-klopné obvody, u kterých je zakázaný stav tak či onak rozšířen, nazývány Rs). , rS nebo dokonce klopné obvody R a S podle názvu vstupu, který má prioritu. Nicméně výstup z předem stanoveného stavu musí být stále proveden sekvenčním (nikoli současným) přenosem vstupů do neaktivního stavu, s výhradou pasových zpoždění (odpovídajících fyzické rychlosti spouště).

Klopný obvod RS se používá ke generování signálu s kladnými a zápornými hranami, odděleně řízený aplikací impulsů na vstupy, které jsou od sebe v čase. Také RS-flip-flops se často používají k eliminaci falešného spouštění digitálních zařízení z takzvaného " odskoku kontaktu ".

RS-flip-flops se někdy nazývají RS-latche [12] .

Podmíněné grafické označení asynchronního klopného obvodu RS.
Asynchronní klopný obvod RS na prvcích 2I-NOT.
Přechodový graf asynchronního RS klopného obvodu.
Carnotova mapa asynchronního RS klopného obvodu.
Schéma pro eliminaci odskoku kontaktu .

RS klopný obvod synchronní

C	S	R	Q(t)	Q(t+1)
0	X	X	0	0
0	X	X	jeden	jeden
jeden	0	0	0	0
jeden	0	0	jeden	jeden
jeden	0	jeden	0	0
jeden	0	jeden	jeden	0
jeden	jeden	0	0	jeden
jeden	jeden	0	jeden	jeden
jeden	jeden	jeden	0	nedefinováno
jeden	jeden	jeden	jeden	nedefinováno

Schéma synchronního klopného obvodu RS se shoduje se schématem jednostupňového parafázového (dvoufázového) D-spouštěče, ale ne naopak, protože kombinace S=0, R=0 a S=1, R= 1 se nepoužívají v parafázovém (dvoufázovém) D-spouštěči.

Algoritmus pro činnost synchronního RS klopného obvodu může být reprezentován vzorcem

Q(t+1)={\overline {R}}\cdot \left(~Q(t)+S~\right)+x\cdot S\cdot R,

kde x je neurčitý stav.

Obdobně klopný obvod s předem určeným stavem (Rs nebo rS) umožňuje dva aktivní signály v době taktování a přepíná podle signálu, který má pro něj prioritu.

Symbolické grafické označení RS klopného obvodu se statickou synchronizací
Schéma synchronního klopného obvodu RS na prvcích 2I-NOT.
Přechodový graf synchronního RS klopného obvodu.
Carnotova mapa synchronního RS klopného obvodu.

D-žabky

D-klopným obvodům se také říká delay triggery (z angl. delay ).

D-flip-flop synchronní

D	Q(t)	Q(t+1)
0	0	0
0	jeden	0
jeden	0	jeden
jeden	jeden	jeden

D-trigger ( D z angl . delay - delay [13] [14] [15] , nebo z dat [16] - data ) - pamatuje si stav vstupu a vydává jej na výstup.

D-klopné obvody mají alespoň dva vstupy: informační D a synchronizační C. Hodinový vstup C může být statický (potenciální) nebo dynamický. U klopných obvodů se statickým vstupem C se informace zaznamenává v době, kdy je úroveň signálu C=1, takové klopné obvody se někdy nazývají „transparentní západka“. U klopných obvodů s dynamickým vstupem C se informace ze vstupu D zapisuje do spouštěcího stavu až v okamžiku poklesu napětí na vstupu C. Dynamický vstup je ve schématech znázorněn trojúhelníkem nebo lomítkem. Pokud je horní část trojúhelníku obrácena k čipu nebo lomítko ve formě lomítka (přímý dynamický vstup), spoušť se spustí na hraně impulsu , pokud je trojúhelník odvrácen od obrazu mikroobvodu nebo lomítko ve formě zpětného lomítka (inverzní dynamický vstup), poté pádem pulsu.

V takovém klopném obvodu může být výstupní informace zpožděna o jeden cyklus vzhledem ke vstupní informaci. Protože výstupní informace zůstává nezměněna až do příchodu dalšího synchronizačního impulsu, D-spouštěč se také nazývá spouštěč s ukládáním informací nebo spoušť západky.

Teoreticky lze parafázový (dvoufázový) D-klopný obvod vytvořit z libovolných RS- nebo JK-klopných obvodů, pokud jsou na jejich vstupy současně přivedeny vzájemně inverzní signály.

D-flip-flop se používá hlavně k implementaci západky. Takže například pro uložení 32 bitů informací z paralelní sběrnice se v určitém okamžiku použije 32 D-klopných obvodů a jejich synchronizační vstupy se zkombinují pro řízení záznamu informací ve vytvořeném latch a 32 D vstupů se napojený na autobus.

U jednostupňových D-klopných obvodů se při průhlednosti všechny změny informací na vstupu D přenášejí na výstup Q. Kde je to nežádoucí, dvoustupňové (tlačné-tahové, Master-Slave, MS) D-klopné obvody by měl být použit.

D-spouštěč dvoustupňový

U jednostupňového spouštěče existuje jeden stupeň ukládání informace, zatímco ve stavu záznamu je spouštění „transparentní“, to znamená, že všechny změny na spouštěcím vstupu se opakují na spouštěcím výstupu, což může vést k falešnému spouštění. zařízení po spoušti. Dvoustupňová spoušť má dva stupně. Nejprve se informace zapíše do prvního stupně, všechny změny na vstupu spouště se nedostanou do druhého stupně před signálem přepisu, poté po přechodu D-spouštěče prvního stupně do režimu ukládání, informace se přepíše do druhého stupně a objeví se na výstupu, což umožňuje vyhnout se stavu „transparentnosti“. Dvoustupňová spoušť se nazývá TT. Je-li první stupeň dvoustupňového D-spouštěče proveden na statickém D-spouštěči, pak se dvoustupňový D-spouštěč nazývá dvoustupňový D-spoušť se statickým ovládáním, a pokud na dynamickém D-spouštěči , pak se dvoustupňový D-spouštěč nazývá dvoustupňový D-spoušť s dynamickým řízením.

T-žabky

T-spoušť (z angl. Toggle - switch ) se často nazývá počítací spoušť, protože je to nejjednodušší modulo 2 čítač [5] .

T-spouštěč asynchronní

Asynchronní klopný obvod T nemá vstup pro povolení počítání - T a zapíná každý hodinový impuls na vstupu C.

T-flip-flop synchronní

T	Q(t)	Q(t+1)
0	0	0
0	jeden	jeden
jeden	0	jeden
jeden	jeden	0

Synchronní T-klopný obvod [17] , s jedničkou na vstupu T , pro každý cyklus na vstupu C změní svůj logický stav na opačný a nemění výstupní stav na nule na vstupu T . T-klopný obvod může být postaven na JK klopném obvodu, dvoustupňovém (Master-Slave, MS) D-klopném obvodu a dvou jednostupňových D-klopných obvodech a invertoru.

Jak můžete vidět v pravdivostní tabulce klopného obvodu JK, přechází do inverzního stavu pokaždé, když je na vstupy J a K současně aplikována logická 1. Tato vlastnost vám umožňuje vytvořit klopný obvod T. založené na klopném obvodu JK kombinací vstupů J a K.

U dvoustupňového (Master-Slave, MS) klopného obvodu D je inverzní výstup Q připojen ke vstupu D a na vstup C jsou přiváděny počítací impulsy . Výsledkem je, že spouštěč si pamatuje hodnotu Q s každým čítacím impulsem , to znamená, že se přepne do opačného stavu.

T-klopný obvod se často používá k dělení frekvence 2, zatímco vstupu T je přiřazena jednotka a vstup C je signál s frekvencí, která bude dělena 2.

JK flip-flop

Jméno pro tento typ spouště navrhl Eldrid Nelson během svého působení u Hughes Aircraft . Při vývoji logického obvodu tohoto klopného obvodu určil Nelson dvojice protiběžných spouštěcích vstupů A a B, C a D, E a F, G a H, J a K. V patentové přihlášce podané v roce 1953 vstupy spouště, kterou popisuje a která později dostala název JK flip-flop, Nelson používal označení "J-input" a "K-input" [18]

J	K	Q(t)	Q(t+1)
0	0	0	0
0	0	jeden	jeden
0	jeden	0	0
0	jeden	jeden	0
jeden	0	0	jeden
jeden	0	jeden	jeden
jeden	jeden	0	jeden
jeden	jeden	jeden	0

Klopný obvod JK [19] [20] funguje stejně jako klopný obvod RS s jedinou výjimkou: při přivedení logické jedničky na oba vstupy J a K se stav výstupu klopného obvodu změní na naopak, to znamená, že se provede operace inverze (tím se liší od RS klopných obvodů s předdefinovaným stavem, které jdou striktně na logickou nulu nebo jedničku, bez ohledu na předchozí stav). Vstup J je podobný vstupu S klopného obvodu RS. Vstup K je podobný vstupu R klopného obvodu RS. Při použití jedničky na vstup J a nuly na vstup K se výstupní stav spouštěče rovná logické jedničce. A při aplikaci jedničky na vstup K a nuly na vstup J se výstupní stav spouštěče rovná logické nule. Klopný obvod JK na rozdíl od klopného obvodu RS nemá vyřazené stavy na hlavních vstupech, ale to nijak nepomáhá při porušení pravidel pro vývoj logických obvodů. V praxi se používají pouze synchronní klopné obvody JK, to znamená, že stavy hlavních vstupů J a K se zohledňují až v okamžiku taktování, např. na kladné hraně impulsu na synchronizačním vstupu, protože pojem „simultánnost“ pro asynchronní signály již sám o sobě, v samotné definici, obsahuje nejistotu chování podle typu státní rasy (opět Rs- a rS-triggery tento problém nemají, protože neprovádějí inverzi , ale jednoduše poslechnout signál, který je pro ně prioritou).

Teoreticky by sestavení asynchronního klopného obvodu JK v podstatě znamenalo postavit klopný obvod RS s dynamickými vstupy, kdy hrana signálu J(S) přepne klopný obvod na logickou a hrana K(R ) signál na nulu, i když úroveň signálu J nadále přetrvává, a naopak. Samozřejmě „simultánnost“ přepínání je zde přímo zakázána a vyžaduje intervaly určené pasovou rychlostí spouště. Staticky taktovaný klopný obvod se může chovat podobně tím, že v době přepínání vstupů udržuje hodinový vstup vysoký.

Na základě JK klopného obvodu je možné postavit klopný obvod D nebo klopný obvod T. Jak můžete vidět v pravdivostní tabulce klopného obvodu JK, přechází do inverzního stavu pokaždé, když je na vstupy J a K současně aplikována logická 1. Tato vlastnost vám umožňuje vytvořit klopný obvod T. založené na klopném obvodu JK kombinací vstupů J a K [21] .

Algoritmus pro činnost JK klopného obvodu může být reprezentován vzorcem

Q(t+1)={\overline {Q}}(t)\cdot J+Q(t)\cdot {\overline {K}}.

Konvenční grafické označení klopného obvodu JK se statickým vstupem C
JK klopný přechodový graf
Carnotova mapa žabky JK

Synchronní a asynchronní spouštěče

Asynchronní spouštěče

Asynchronní spouštěč změní svůj stav okamžitě v okamžiku výskytu odpovídajícího informačního signálu (signálů), s určitým zpožděním rovným součtu zpoždění na prvcích, které tvoří tento spouštěč.

Synchronní spouštěče s dynamickým časováním

Synchronní klopné obvody s dynamickým časováním mění svůj stav až v okamžiku určitého přechodu hodinového signálu (buď 0 → 1 nebo 1 → 0, tedy na náběžné nebo sestupné hraně hodinového impulsu). Při konstantní úrovni signálu na hodinovém vstupu se žádné změny na informačních vstupech nepromítnou do stavu spouště.

Na obrázku je D-flip-flop obvod s taktováním na náběžné hraně hodinového signálu.

Spoušť se skládá ze tří asynchronních klopných obvodů RS na prvcích NAND. Jeden ze spouštěčů je hlavní (DD5, DD6), další dva jsou pomocné (DD1, DD2 a DD3, DD4), které si pamatují stav vedení D v okamžiku kladné hrany signálu C a zabraňují opětovnému - spouštění.

Když je hodinový signál neaktivní (C=0), oba pomocné klopné obvody mají na výstupu signál 1 (hlavní klopný obvod je tedy v režimu ukládání) a jeden z nich je ve stavu „zapnuto“ ( výstupy logických prvků jsou signály 1 a 0 ) a druhý je ve stavu „vypnuto“ 11. Který z klopných obvodů je ve stavu „vypnuto“, závisí na signálu na vstupu D. Pokud tedy D =0, pak je spouštěč DD3, DD4 ve stavu 11 a spouštěč DD1, DD2 je ve stavu 10 a při D=1 je pozorován opačný obraz.

Jakmile vstup C projde skokem 0 → 1, pomocné klopné obvody se zafixují v protifázových stavech 10 a 01, které se nemění při žádných změnách signálu D. Podle toho je hlavní klopný obvod v jednom dvou stavů v závislosti na signálu D v okamžiku skoku hodin.

Ternární spouštěče

Logická schémata ternárních analogů RS-klopného obvodu, jednostupňového D-klopného obvodu, dvoustupňového D-klopného obvodu a počítacího klopného obvodu (T-klopného obvodu) jsou uvedeny na straně [22] .

Čtyřnásobné spouštěče

Viz strana [23] pro logická schémata kvartérních analogů klopného obvodu RS, jednostupňového D-klopného obvodu, dvoustupňového D-klopného obvodu a počítacího klopného obvodu (T-klopného obvodu) .

Spouštěče s libovolným počtem stabilních stavů

Klopný obvod s libovolným počtem stabilních stavů N je sestaven z N logických prvků (N-1) OR-NOT nebo (N-1) AND-NOT připojením výstupu každého prvku (Q0, Q1, ..., Q(N-1)) s odpovídajícími vstupy všech ostatních prvků. To znamená, že nejmenší počet logických prvků pro sestavení N-árního klopného obvodu je N.

Klopné obvody na prvcích (N-1)OR-NOT pracují v přímém jednojednotkovém kódu (na výstupu Q jednoho z prvků - "1", na výstupech Q ostatních prvků - "0").

Klopné obvody na prvcích (N-1)AND-NOT fungují v inverzním jednonulovém kódu (na výstupu Q jednoho z prvků - "0", na výstupech Q ostatních prvků - "1").

Tyto klopné obvody fungují jako statické buňky zápisníkové paměti ( SRAM ), buzené N přístupovými tranzistory (nejsou zobrazeny v diagramu).

Při přidání jednoho vstupu a přepnutí řídicích obvodů v logických prvcích mohou tyto klopné obvody fungovat jako N-ární analogy binárního RS klopného obvodu.

V nepozičních číselných systémech :
specifické náklady na měniče nezávisí na počtu spouštěcích stavů: , kde je počet měničů, je počet spouštěcích stavů. Měrné náklady diod v logických částech logických prvků mají lineární závislost na počtu spouštěcích stavů: , kde je počet invertorů, je počet spouštěcích stavů, je počet diod v logické části jedné logiky. živel. Podle tohoto parametru jsou binární spouštěče ziskovější. $y={\frac {x_{1}}{x_{2}}}=1$ $x_{1}$ $x_{2}$
$y=(x_{2}-1)\cdot {\frac {x_{1}}{x_{2}}}=x-1$ $x_{1}$ $x_{2}$ $(x_{2}-1)$

Ve výše uvedeném přístupu pro konstrukci klopných obvodů s libovolným počtem stabilních stavů se s rostoucím počtem stabilních stavů - n zvyšuje počet vstupů v logických prvcích v každé elementární buňce spouštěče. Larry K. Baxter, Lexington, Mass . Nabyvatel : Shintron Company, Inc., Cambridge, Mass . US Patent 3,764,919 Oct. 9, 1973 Podáno: pros. 22, 1972 Obr.3 nabízí jiný přístup ke stavbě klopných obvodů s libovolným počtem stabilních stavů, ve kterých počet logických prvků a počet vstupů v logických prvcích v každé elementární buňce klopného obvodu zůstává konstantní, ale doba sepnutí klopného obvodu se zvyšuje úměrně s počtem bitů klopného obvodu.

Fyzické implementace spouštěčů

Tyristorové klopné obvody

Tyristor je vhodný pro výměnu paměťového prvku u klopných obvodů.

Popis zapojení na příkladu RS-spouště: Spouštěcí výstup Q je připojen k tyristorové katodě, vstup S je připojen k řídicí elektrodě, na anodu je připojeno konstantní napětí přes tranzistor s řízeným polem s izolovaným hradlo, vstup R je připojen k hradlu tranzistoru s efektem pole.

Popis práce: Počáteční stav na výstupu Q je nula: tyristor je v sepnutém stavu, proud na výstupu odpovídá nule. Přechod do jednotkového stavu: na vstup S je přivedeno napětí rovné logické jednotce; tyristor je odblokován a napětí na výstupu Q vzroste odpovídající logické jednotce; s následným poklesem napětí na vstupu S, tyristor si zachovává nízký odpor a napětí na výstupu Q zůstává rovné logické jednotce. Přechod z logické jedničky do nuly: na vstup R je přivedeno napětí rovné logické jedničce. Tranzistor s efektem pole přejde do sepnutého stavu, napětí na anodě tyristoru klesne, v důsledku čehož odpor tyristoru zvyšuje a přechází do stavu nízkého výstupního napětí odpovídající logické nule, tento stav je udržován při zvýšení vstupního napětí na tyristorové anodě.

Tyristor lze nahradit dvěma bipolárními tranzistory (podle toho, která implementace je výhodnější).

Ve výsledku dostaneme RS klopný obvod na třech tranzistorech.

Spouští relé stykače základny

I přes rozvoj elektroniky a zejména mikroelektroniky se stále používá jednoduchá logika na elektromagnetických relé. To je způsobeno snadnou implementací, vysokou odolností proti rušení a dobrou úrovní elektrické izolace vstupů a výstupů takových obvodů ve srovnání s polovodičovou a lampovou elektronikou. Je však třeba mít na paměti, že elektromagnetická relé spotřebovávají z větší části značný proud.

Jsou to například:

spouštěcí obvod "se samosběrem" pro spouštění asynchronních motorů s rotorem nakrátko.
Schémata automatického přepínání pro záložní zdroje napájení v průmyslu a budovách.

Implementace na základě spouštěčů jiných typů

Protože kterýkoli ze čtyř uvažovaných typů spouštěčů (RS, D, JK, T) je univerzální, lze na jeho základě za pomoci přídavných logických prvků implementovat spouštěč jakéhokoli jiného typu. Tabulka ukazuje příklady takové implementace.

Typ cíle	RS klopný obvod	D klopný obvod	JK žabka	Spouštěč TC
RS
D
JK
TC
T

Viz také

Binární číselná soustava
Bit
Binární logická hradla
střídač
Ternární spoušť
Dekatron je elektronkové počítadlo s 10 stabilními stavy.
Počítadlo (elektronika)
Registrovat (digitální technologie)
Počítač
Schmittova spoušť

Literatura

Zeldin E. A. Spouštěče . - Energoatomizdat, 1983. - S. 96. (nepřístupný odkaz)
Jean M. Rabai, Ananta Chandrakasan, Bořivoj Nikolič. Digitální integrované obvody. Metodika návrhu = Digitální integrované obvody. - 2. vyd. - M .: "Williams" , 2007. - S. 912 . — ISBN 0-13-090996-3 .
Shamshin VG Historie technických komunikačních prostředků. Proč. příspěvek., 2003. Státní technická univerzita na Dálném východě.
Vasyukevich V. O. Analýza spouštěcích funkcí // Automatizace a informatika. - 2009. - č. 4. - S. 21-29. — ISSN 0132-4160.
Ugryumov E. P. Prvky a součásti digitálního počítače. Moskva: Vyšší škola, 1976.

Poznámky

↑ Stránky historie archivovány 9. října 2009. . 1918
↑ William Henry Eccles a Frank Wilfred Jordan, „Vylepšení iontových relé“ Archivováno 20. prosince 2008 na Wayback Machine . Britský patent číslo: GB 148582 (podáno: 21. června 1918; zveřejněno: 5. srpna 1920).
↑ WH Eccles, FW Jordan Spouštěcí relé využívající tříelektrodové termoelektrické elektronky. The Electrician, Vol. 83, str. 298 (19. září 1919). Přetištěno v Radio Review, Vol. 1, č. 3, s. 143-146 (prosinec 1919)
↑ http://physicsbooks.narod.ru/Jansen/1.htm Archivováno 16. dubna 2008 ve Wayback Machine 4.40. bistabilní multivibrátor (spouštěč)
↑ 1 2 de.ifmo.ru - "Sekvenční schémata" . Získáno 27. listopadu 2008. Archivováno z originálu 3. prosince 2008. (neurčitý)
↑ http://www.intuit.ru/department/hardware/archhard2/1/2.html Archivováno 16. února 2007 na Wayback Machine Internet University. 1. Přednáška: Hlavní funkční prvky počítače, část 1. Spoušť
↑ http://www.net-lib.info/11/4/536.php Archivováno 5. března 2016 na Wayback Machine Konstantin Ryzhov - 100 skvělých vynálezů. 1919 Spoušť od Bonch-Bruevich, Eccles a Jordan.
↑ http://potan.livejournal.com/91399.html Archivováno 27. října 2006 na Wayback Machine Number Systems (pokračování).
↑ Ternární digitální technologie; Perspektiva a modernost. 28.10.05 Univerzita Kushnerova A. Ben Gurion, Beer Sheva, Izrael. . Datum přístupu: 24. prosince 2008. Archivováno z originálu 7. října 2013. (neurčitý)
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Archivováno 12. října 2009 na spoušti Wayback Machine RS.
↑ http://it.fitib.altstu.ru/neud/shemotechnika/index.php?doc=teor&st=124 Archivováno 6. ledna 2014 na Wayback Machine TÉMA 11. Spouštěcí obvody. bistabilní buňka. Schéma pro eliminaci odskoku kontaktu. Asynchronní a synchronní spouštěče. Jednotaktní a dvoutaktní spouště. 11.1. Asynchronní klopné obvody RS. 11.1.1. RS - spoušť na dvou prvcích "2I-NOT".
↑ Archivovaná kopie . Získáno 24. června 2009. Archivováno z originálu 15. února 2010. (neurčitý) 2 LOGICKÁ SIMULACE VLSI NA ÚROVNI SPÍNÁNÍ. Obr.2.6-a) SR svorka, b) Implementace SR svorky na MOSFETech
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Archivováno 12. října 2009 na Wayback Machine D-trigger.
↑ http://dfe3300.karelia.ru/koi/posob/log_basis/triger1.html Archivní kopie ze dne 1. února 2009 na logických základech počítače Wayback Machine . D-Trigger (stahování od 12-10-2016 [2203 dní])
↑ http://cxem.net/beginner/beginner15.php Archivováno 30. dubna 2013 na Wayback Machine Triggers. Taktovaný D klopný obvod
↑ Příručka ARRL pro radioamatéry, 2002, s. 7-11
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#TTRIGGER Archivováno 12. října 2009 na Wayback Machine T-trigger
↑ Eldred C. Nelson, "High-Speed Printing System", US 2850566 , zveřejněno v září. 8, 1953, vydáno září. 2, 1958 ; strana 15
↑ http://dssp.karelia.ru/~ivash/ims/t10/TEMA4.HTM#DTRIGGER Archivováno 12. října 2009 na spouštěči Wayback Machine JK
↑ http://dfe3300.karelia.ru/koi/posob/log_basis/triger3.html Archivní kopie ze 4. června 2009 na logických základech počítače Wayback Machine . JK žabka
↑ www.gelezo.com - Spouštěče . Získáno 27. listopadu 2008. Archivováno z originálu 7. března 2012. (neurčitý)
↑ Trinity triggery . Získáno 20. listopadu 2015. Archivováno z originálu 21. listopadu 2015. (neurčitý)
↑ Kvartérní digitální technologie . Získáno 20. listopadu 2015. Archivováno z originálu 21. listopadu 2015. (neurčitý)
↑ http://andserkul.narod.ru/5B_BinaryCodedPenta_RS1S2S3S4-trigger.pdf Archivováno 21. března 2016 na Wayback Machine Five-bit RS1S2S3S4 flip-flop

Odkazy

74LVC1G74 . Jednoduchý klopný obvod typu D se sadou a resetem; pozitivní hrana spoušť. Rev. 10 — 2. prosince 2011 Produktový list (nedostupný odkaz) (angl.)