Verilog-AMS (od Verilog A nalog M ixed - S ignal Simulation) je hardwarový popisný a modelovací jazyk vytvořený společností Accellera založený na Verilog-A a Verilog-D s dalšími funkcemi, jehož účelem je pracovat s analogovými , analogovými digitální systémy a integrované obvody , použití modulů na vysokých úrovních behaviorálního a strukturálního popisu systémů a jejich komponent.
Verilog-AMS - jazyk popisu hardwaru ( HDL ); Verilog ( IEEE 1364 -1995 Verilog HDL)). Charakteristiky modulů Verilog-AMS lze popsat matematicky a vnitřními parametry tohoto modulu. Strukturu komponenty lze také popsat pomocí jejích přidružených dílčích komponent. Tento popis lze použít v různých disciplínách. Komponenty a architektura Verilog-AMS HDL se skládají z kompletní specifikace IEEE 1364-1995 Verilog HDL (Verilog-D) pro popis analogových systémů (Verilog-A) plus rozšíření Verilog-AMS HDL.
Verilog-AMS HDL se používá k popisu pinů , portů a sítí . Při práci s analogovými zařízeními se používají zobecněné zákony zachování formy , jako je Kirchhoff a potenciál (KPL a KFL). Jsou definovány z hlediska veličin (jako je napětí a proud ) spojených s chováním analogových obvodů. Verilog-AMS HDL lze také použít k popisu digitálních systémů (v IEEE 1364 -1995 Verilog HDL) a smíšených (analogově-digitálních) systémů pomocí diskrétních a spojitých popisů, jak je definováno v LRM.
Verilog-AMS HDL rozšiřuje funkce jazyka Digital Simulation Language (IEEE 1364-1995 Verilog HDL) tím, že poskytuje jediný jednotný jazyk kompatibilní s analogovou a digitální sémantikou.
Systém je velmi dobře promyšlený, protože je souborem souvisejících komponent, které se vzájemně ovlivňují, samotné komponenty mohou být také systémy, když je definován hierarchický systém. Pokud komponenta nemá žádné podkomponenty, jedná se o primitivum. Každé primitivum je spojeno s nulou nebo více sítěmi. Každá síť je spojena se signálem , který se může pohybovat několika úrovněmi hierarchie. Chování každé komponenty je určeno hodnotami v síti. Pokud jsou všechny sítě, které jsou připojeny k signálu, v diskrétní doméně, je signál digitální. Pokud jsou ve spojité doméně, signál je analogový. Signál, který je agregátem ze sítí obou domén, se nazývá smíšený signál. Podobně port , analogový port a digitální port a port připojený k analogovému a digitálnímu portu je smíšený port. Komponenty jsou připojeny k uzlům prostřednictvím portů a obvodů, aby vytvořily hierarchii. Pokud je signál analogový nebo smíšený, je přidružen k uzlu, zatímco digitální signál není přidružen k uzlu. Bez ohledu na počet analogových sítí v analogovém nebo smíšeném signálu je analogový signál reprezentován pouze jedním uzlem. To zajišťuje, že smíšený nebo analogový signál má pouze jeden význam, potenciál vzhledem k zemi. Pro modelování systémů je nutné mít kompletní popis systému a všech jeho součástí. Popisy systémů jsou obvykle uvedeny strukturně, to znamená, že obsahují vzory komponent a jak spolu souvisí, pomocí behaviorálního nebo strukturálního popisu. Behaviorální popis - matematický popis , na úrovni signálů v portech součástek.
Důležitou vlastností systémů je, že s každým uzlem jsou spojeny dvě hodnoty, potenciál ( hodnota napětí v elektrických systémech ) a proud (tok v elektrických systémech). Potenciál uzlu je připojen ke všem kontinuálním portům a sítím připojeným k uzlu a obvody vidí stejný potenciál. Tok je rozdělen jako tok ze všech sousedících portů a sítí v uzlu a sečten na nulu (0). Uzel tedy funguje jako malý propojovací bod, kde je potenciál v celém uzlu stejný a kde se nemůže akumulovat žádný proud. Uzel tedy kombinuje Kirchhoffův zákon a aktuální zákony (KPL a KFL). Když je prvek připojen k uzlu přes port nebo síť, může to ovlivnit buď potenciál v uzlu, nebo proud v uzlu přes port nebo síť. U konzervativních systémů je také možné definovat chování větví. Větev je cesta toku mezi dvěma uzly přes prvek. Každá větev má přidružený potenciál (potenciální rozdíl mezi dvěma uzly) a tok. Popis chování prvku je sbírka souvisejících větví.
V důsledku připojení portů analogových sítí může být jeden uzel připojen k mnoha sítím s různými charakteristikami. Modely toku signálu lze popsat jako potenciály výstupů modulu, funkce potenciálů na vstupech, jsou nezávislé na toku. Jako příklad - sledovač měnícího se napětí :
moduleshiftPlus5(in, out); vstup do; výstup ven; napětí dovnitř, ven; //napěťový proudový signál, //ale pouze potenciální analogový začátek V(out) <+ 5,0 + V(in); konec koncový modulPokud by bylo mnoho takových modulů kaskádováno v sérii, pak by bylo nutné šetřit náboj (tj. součtové proudy) v jakémkoli procházejícím uzlu. Pokud by byl naopak výstup tohoto zařízení připojen k uzlu, pak by výstup zařízení byl řízen zdrojem napětí . V tomto případě by proud přes zdroj pomohl udržet náboj v uzlu.
Přístup spočívá v zapsání prvků funkce popisu pomocí konzervativní sémantiky kromě portu, hodnoty jsou vyžadovány pro všechny prvky, které jsou skutečně použity v popisu. Signálové porty tedy vyžadují pouze definovaný potenciál.
Uvažujme například diferenciální napěťový zesilovač a rezistor . Zesilovače jsou popsány pomocí portů napěťového nebo proudového signálu, zatímco odpory používají smíšené porty.
V tomto případě je deklarováno pouze napětí na portech, protože v těle modelu je použito pouze napětí.
modul napěťový_zesilovač (out, in) ; vstup do ; výstup ven; napětí out , // Hodnota napětí je určena funkcí V(). v; parametr real GAIN_V = 10,0 ; analogový V(out) <+ GAIN_V * V(in) ; koncový modulZde je použit pouze proud v těle modelu
modul current_amplifier (out, in) ; vstup do ; výstup ven; current out , // Aktuální hodnota je určena funkcí I(). v; parametr real GAIN_I = 10,0 ; analogový I(out) <+ GAIN_I * I(in) ; koncový modulPopis rezistoru se týká napětí a proudu na portech.
rezistor modulu (a, b) ; inout a, b; elektrické a, b ; //V() a I() funkce parametr real R = 1,0 ; analogový V(a,b)<+R*I(a,b); koncový modul