IP jádra

IP jádra ( ang.  IP jádra ), IP bloky (IP - eng.  duševní vlastnictví ), SF bloky (SF - komplexní funkční), VC ( ang.  virtuální komponenty  - virtuální komponenty) - hotové bloky pro návrh mikroobvodů (např . , pro budování systémů na čipu ).

Existují tři hlavní třídy bloků:

• softwarové IP-bloky ( angl.  soft blocks ) - bloky specifikované v jazyce popisu hardwaru ;
• okruhové bloky ( anglicky  firm blocks ) - bloky specifikované na úrovni okruhu, bez odkazu na konkrétní topologickou implementaci;
• fyzické (topologické) bloky ( angl.  hard blocks ) - bloky specifikované na fyzické úrovni implementace VLSI (například GDSII pro ASIC ).

Hard IP-Core je komplexní funkční jednotka dodávaná spotřebiteli ve formě kompletního návrhu obvodu vyvinutého na základě databáze a optimalizovaného z hlediska velikosti, spotřeby energie a elektrických charakteristik.

V FPGA ( FPGA ) se Hard IP-Core chápe jako specializované oblasti krystalu věnované určitým funkcím. V těchto oblastech jsou implementovány bloky neměnné struktury, navržené podle metodiky ASIC (jako oblasti typu BMC nebo obvody se standardními buňkami), optimalizované pro danou funkci a nemající její programovací nástroje [1] . V případě použití tohoto typu jader se zmenšuje velikost použité plochy na čipu, zlepšují se výkonové charakteristiky, ale dochází ke ztrátě univerzálnosti.

Poznámky

1. ↑ Xilinx FPGA Design System / System IP Core Generator (CORE Generator & Architecture Wizard)

Viz také

• Uživatelsky programovatelné hradlové pole
• ASIC
• Systém na čipu
• Základní matricový krystal
• VHDL
• Xilinx

Odkazy

• otevřená jádra (LGPL)
• Jádra Altera