SSE5

SSE5 (eng. Streaming SIMD Extensions verze 5 ) je rozšířením instrukční sady navržené AMD 30. srpna 2007 jako doplněk k instrukcím 128bitového jádra v architektuře AMD64 .

AMD se rozhodlo neimplementovat SSE5, jak bylo původně navrženo. V květnu 2009 AMD nahradilo SSE5 třemi menšími instrukčními sadami nazvanými XOP , FMA4 a CVT16 , které si zachovávají navrhovanou funkčnost SSE5, ale kódují instrukce odlišně pro lepší kompatibilitu s instrukční sadou AVX navrženou Intelem [1] .

Plánuje se zavedení těchto tří instrukčních sad na bázi SSE5 do jádra procesoru Bulldozer za účelem zahájení výroby v roce 2011 pomocí 32 nm [2] procesní technologie.

Poznámky

1. ↑ Dave Christie (2009-05-07), Striking a balance , blogy AMD Developer , < http://developer.amd.com/community/blog/2009/05/06/striking-a-balance/ > . Získáno 4. listopadu 2013. Archivováno z originálu 9. listopadu 2013. 
2. ↑ Hruška, Joel AMD Fusion nyní posunuto zpět do roku 2011 (odkaz není k dispozici) . Ars Technica (14. listopadu 2008). Archivováno z originálu 30. dubna 2012. (neurčitý)