SSSE3

Supplemental Streaming SIMD Extension 3 ( SSSE3 ) je označení, které Intel přidělil čtvrtému rozšíření instrukční sady. Předchozí byl SSE3 a Intel místo zvýšení čísla rozšíření přidal další „S“, možná proto, že považoval SSSE3 za jednoduchý doplněk k SSE3. Často, než se začalo používat oficiální označení SSSE3, byly tyto nové příkazy nazývány SSE4. Byly také kódově označeny Tejas New Instructions (TNI) a Merom New Instructions (MNI) podle procesorů, kde Intel poprvé zamýšlel podporovat tyto nové instrukce. SSSE3, představený v Intel Core Microarchitecture, je dostupný v řadě procesorů Xeon 5100 (verze pro servery a pracovní stanice), stejně jako procesory Intel Core 2 (verze pro notebooky a stolní počítače) a Intel Atom.

Novinkou v SSSE3, ve srovnání s SSE3, je 16 jedinečných zabalených celočíselných instrukcí. Každý z nich umí pracovat jak s 64bitovými (MMX), tak 128bitovými (XMM) registry, Intel proto ve svých materiálech odkazuje na 32 nových příkazů.

Nové pokyny

Práce se znakem

• PABSB , PABSW , PABSD – (Zabalená absolutní hodnota {Bytes/Words/DWords})
  • Vstup - { A0, A1 ... }
  • Výstup - { A0 * znak (A0), A1 * znak (A1)… }

Každé výsledkové pole je absolutní hodnota odpovídajícího pole z src1. Ve skutečnosti se jedná o stejné operace PSIGNB, PSIGNH, PSIGNW, přičemž obě mají stejný registr.

• PSIGNB , PSIGNW , PSIGND – (Zabalený znak {Bytes/Words/DWords})
  • Vstup — { A0, A1… }, { B0, B1… }
  • Výstup - { A0 * znak (B0), A1 * znak (B1)… }

Každé výsledkové pole je součinem pole v src1 krát {-1,0,1} v závislosti na znaménku odpovídajícího pole v src2 (vynásobení 0, když je pole v src2 nula).

Směny

• PALIGNR – (zabaleno zarovnat vpravo)
  • Vstup - { A0, A1 }, { B0, B1 }, imm8
  • Výstup – { B1_B0_A1_A0 >> (imm8 * 8) }

Se dvěma registry operandu se zachází jako s jednou mezilehlou hodnotou bez znaménka o dvojnásobné velikosti, ze které je extrahována 64-/128bitová hodnota počínaje bajtem uvedeným v argumentu přímé konstanty příkazu.

Bajtové míchání

• PSHUFB – (zabalené náhodné bajty)
  • Vstup — { A 0 , A 1 , A 2 ,.. A 7 /A 15 }, { B 0 , B 1 , B 2 , .. B 7 /B 15 }
  • Výstup – { [A B0 A B1 A B2 ...] }

Bytová permutace, každý výsledný bajt je nějaký bajt z prvního argumentu, určený odpovídajícím bytem z druhého argumentu (pokud je bajt záporný, pak se do výsledného bajtu zapíše nula, jinak se jako bity použijí nízké 3 nebo 4 bity číslo bajtu v prvním argumentu).

Násobení

• PMULHRSW - (Zabaleno Multiply High s kulatým a měřítkem)
  • Vstup — { A0, A1… }, { B0, B1… }
  • Výstup – { A0 * B0, A1 * B1 ... }

S argumenty A a B se zachází jako s vektory 16bitových čísel s pevnou řádovou čárkou reprezentovaných v rozsahu [-1,+1) (tj. 0x4000 je 0,5 a 0xa000 je -0,75 atd.), které jsou vzájemně vynásobeny správným zaokrouhlování.

• PMADDUBSW – (Vynásobení a přidání sbalených podepsaných a nepodepsaných bajtů)
  • Vstup - { A0, A1, A2, A3,.. }, { B0, B1, B2, B3,.. }
  • Výstup – { (A0*B0+A1*B1), (A2*B2+A3*B3), … }

Provede se bajtové násobení vektorů A a B, mezilehlé 16bitové výsledky se sčítají ve dvojicích se saturací a jsou uvedeny jako výsledek.

Horizontální celočíselné sčítání/odčítání

• PHSUBW , PHSUBD - (Sbalené horizontální odečítání (16bitová nebo 32bitová pole))
  • Vstup – { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Výstup – { A0-A1 A2-A3 ... B0-B1 B2-B3 ... }

Horizontální odečítání celých 16/32bitových polí.

• PHSUBSW – (balená horizontální odečítání a saturace slov (16bitová pole))
  • Vstup – { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Výstup – { A0-A1 A2-A3 B0-B1 B2-B3 }

Horizontální odečítání celých 16bitových polí se saturací.

• PHADDW , PHADDD - (Packed Horizontal Add (16bitová nebo 32bitová pole))
  • Vstup – { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Výstup - { A0 + A1 A2 + A3 ... B0 + B1 B2 + B3 ... }

Horizontální sčítání celých 16/32bitových polí.

• PHADDSW – (balená horizontální sčítací a saturovaná slova (16bitová pole))
  • Vstup – { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Výstup - { A0 + A1 A2 + A3 ... B0 + B1 B2 + B3 ... }

Horizontální sčítání celých 16bitových polí se saturací.

Procesory podporující SSSE3

• Intel :
  • Řada Xeon 5100
  • Řada Xeon 5300
  • Xeon řady 3000
  • Xeon E3
  • Xeon E5
  • Xeon E7
  • Core2 Duo
  • Core 2 Quad
  • Core 2 Extreme
  • Core i3
  • Core i5
  • Core i7
  • Pentium Dual Core
  • Celeron (Celeron 4xx, jádro Conroe-L)
  • Dvoujádrový Celeron
  • Celeron řady M 500
  • Intel Atom
• AMD :
  • Bobcat (E-240, E-350, C-30, C-50)
  • Buldozer
  • Zen
• PŘES :
  • Nano

Literatura

• Specifikace pro Core 2 Mobile

• Papír Intel, který uznává existenci SSSE3 a popisuje SSE4

• Popis příkazového systému, kde jsou zapisovány instrukce SSSE3

• Intel 64 and IA-32 Architectures Software Developer's Manual Volume 2B  (nedostupný odkaz)