Statická časová analýza (SVA, angl. Static timing analysis ) je metoda pro výpočet časovacích parametrů VLSI , která nevyžaduje plnohodnotnou elektrickou simulaci činnosti obvodu.
V synchronních obvodech jsou data přenášena z jednoho klopného obvodu do druhého přes nějakou kombinační sekci . Spouštěče jsou řízeny hodinovým synchronizačním signálem, jehož perioda je určena zpožděním přenosu signálu od vstupu spouště na jeho výstup. V takových systémech jsou možné dva typy chyb:
Doba, kdy signál dorazí na výstup, se může z mnoha důvodů lišit: obvod může provádět různé operace, mění se okolní teplota nebo napětí, mění se pod vlivem výrobního procesu atd. Hlavním úkolem CBA v tomto Případ je ověřit, že přes všechny možné variace dorazí signál na výstup obvodu ve stanoveném časovém rámci, což je podmínkou pro bezchybný provoz obvodu.