Časování (RAM)

Latence (včetně anglického  CAS Latency, CL ; časování žargonu  ) je časové zpoždění signálu při provozu dynamické paměti s náhodným přístupem s organizací stránky, zejména SDRAM . Tato časová zpoždění se také nazývají časování a pro stručnost se zapisují jako tři čísla v pořadí: CAS Latency , RAS to CAS Delay a RAS Precharge Time . Na nich do značné míry závisí propustnost sekce „ procesor - paměť “ a zpoždění při čtení dat z paměti a v důsledku toho rychlost systému.

Měření časů - takt autobusu[ co? ] paměť. Každá číslice ve vzorci 2-2-2 tedy znamená zpoždění zpracování signálu měřené v cyklech paměťové sběrnice. Pokud je zadána pouze jedna číslice (například CL2), pak je zahrnut pouze první parametr, tj. CAS Latency .

Někdy může vzorec pro časování paměti sestávat ze čtyř číslic, například 2-2-2-6. Poslední parametr se nazývá „DRAM Cycle Time Tras / Trc“ a charakterizuje rychlost celého paměťového čipu. Definuje poměr intervalu, během kterého je řádek otevřen pro přenos dat (tRAS - RAS Active time) k období, během kterého probíhá celý cyklus otevření a aktualizace řádku (tRC - Row Cycle time), nazývaný také bankovní cyklus. (Doba bankovního cyklu) je dokončena. ).

Výrobci obvykle dodávají své čipy , na jejichž základě je paměťová lišta postavena, s informacemi o doporučeném časování pro nejběžnější frekvence systémové sběrnice. Na paměťové liště jsou informace uloženy v SPD čipu.a dostupné pro čipset. Tyto informace můžete zobrazit programově například pomocí programu CPU-Z .

Z uživatelského hlediska vám informace o časování umožňují zhruba zhodnotit výkon paměti RAM před jejím zakoupením. Časování pamětí generací DDR a DDR2 bylo přikládáno velký význam, protože mezipaměť procesoru byla relativně malá a programy často přistupovaly k paměti. Časování pamětí generace DDR3 je věnováno méně pozornosti, protože moderní procesory (například AMD Bulldozer , Trinity a Intel Core i5, i7) mají relativně velké mezipaměti L2 a jsou vybaveny obrovskou mezipamětí L3, která těmto procesorům umožňuje přistupovat k paměti mnohem méně často. a v některých případech jsou program a jeho data zcela umístěny v mezipaměti procesoru (viz Hierarchie paměti ).

Časování

Název parametru Označení Definice
CAS latence CL Prodleva mezi odesláním adresy sloupce do paměti a zahájením přenosu dat. Čas potřebný k načtení prvního bitu z paměti, když je požadovaný řádek již otevřený.
Zpoždění adresy řádku ke sloupci TRCD _ Počet značek mezi otevřením řádku a přístupem ke sloupcům v něm. Doba potřebná k načtení prvního bitu z paměti bez aktivního řádku je T RCD + CL.
Doba přednabíjení řádku TRP _ Počet tiků mezi příkazem k předběžnému nabití banky (uzavřením řádku) a otevřením dalšího řádku. Čas potřebný k načtení prvního bitu z paměti, když je aktivní další řádek, je T RP + T RCD + CL.
Aktivní čas řádku T RAS Počet cyklů mezi příkazem k otevření banky a příkazem k předběžnému nabití. Čas na aktualizaci řádku. Superponované na T RCD . Minimální doba mezi aktivací a přednabitím paměťového řádku. Toto je počet cyklů, během kterých lze číst/zapisovat paměťový řetězec. Obvykle se přibližně rovná alespoň T RCD + T RP .
Poznámky:
  • RAS : Row Address Strobe - stroboskop adresy řádku
  • CAS : Column Address Strobe - stroboskopická adresa sloupce
  • T WR  : Doba zotavení zápisu, doba mezi posledním příkazem zápisu a přípravným nabíjením. Obvykle T RAS = T RCD + T WR .
  • T RC  : Doba cyklu řádku. T RC = TRAS + T RP .

CAS latence

CAS latence (z anglického  sloupce address strobe latency , CAS latency , CL , CAS latency) je čekací doba (vyjádřená počtem hodinových cyklů paměťové sběrnice) mezi požadavkem procesoru na získání obsahu paměťové buňky a čas, kdy RAM přečte první buňku požadované adresy[ specifikovat ] .

Paměťové moduly SDR SDRAM mohou mít latenci CAS 1, 2 nebo 3 cykly. Moduly DDR SDRAM mohou mít latenci CAS 2 nebo 2,5.

Na paměťových modulech označované jako CAS nebo CL. Označení CAS2 , CAS - 2 , CAS=2 , CL2 , CL-2 nebo CL=2 označuje hodnotu zpoždění 2.

Ukázková data latence paměti CAS

Ukázková data latence paměti CAS
Generace Typ Rychlost přenosu dat
( megatransakce za sekundu ) 		Trochu času Rychlost vydávání příkazů Délka cyklu CL 1. slovo 4. slovo 8. slovo
SDRAM PC100 100 MT/s 10ns 100 MHz 10ns 2 20ns 50ns 90ns
PC133 133 MT/s 7,5 ns 133 MHz 7,5 ns 3 22,5 ns 45ns 75ns
DDR SDRAM DDR-333 333 MT/s 3ns 166 MHz 6 ns 2.5 15ns 24ns 36ns
DDR-400 400 MT/s  2,5 ns 200 MHz  5 ns 3 15ns 22,5 ns 32,5 ns
2.5 12,5 ns 20ns 30ns
2 10ns 17,5 ns 27,5 ns
DDR2 SDRAM DDR2-667 667 MT/s 1,5 ns 333 MHz  3ns 5 15ns 19,5 ns 25,5 ns
čtyři 12ns 16,5 ns 22,5 ns
DDR2-800 800 MT/s  1,25 ns 400 MHz  2,5 ns 6 15ns 18,75 ns 23,75 ns
5 12,5 ns 16,25 ns 21,25 ns
4.5 11,25 ns 15ns 20ns
čtyři 10ns 13,75 ns 18,75 ns
DDR2-1066 1066 MT/s  0,95 ns 533 MHz  1,9 ns 7 13,13 ns 15,94 ns 19,69 ns
6 11,25 ns 14,06 ns 17,81 ns
5 9,38 ns 12,19 ns 15,94 ns
4.5 8,44 ns 11,25 ns 15ns
čtyři 7,5 ns 10,31 ns 14,06 ns
DDR3 SDRAM DDR3-1066 1066 MT/s  0,9375 ns 533 MHz  1,875 ns 7 13,13 ns 15,95 ns 19,7 ns
DDR3-1333 1333 MT/s  0,75 ns 666 MHz  1,5 ns 9 13,5 ns 15,75 ns 18,75 ns
6 9ns 11,25 ns 14,25 ns
DDR3-1375 1375 MT/s 0,73 ns 687 MHz 1,5 ns 5 7,27 ns 9,45 ns 12,36 ns
DDR3-1600 1600 MT/s  0,625 ns 800 MHz  1,25 ns 9 11,25 ns 13,125 ns 15,625 ns
osm 10ns 11,875 ns 14,375 ns
7 8,75 ns 10,625 ns 13,125 ns
6 7,50 ns 9,375 ns 11,875 ns
DDR3-2000 2000 MT/s  0,5 ns 1000 MHz  1 ns deset 10ns 11,5 ns 13,5 ns
9 9ns 10,5 ns 12,5 ns
osm 8ns 9,5 ns 11,5 ns
7 7ns 8,5 ns 10,5 ns

Literatura

Odkazy