SDRAM ( anglicky Synchronous Dynamic Random Access Memory - synchronní dynamická paměť s náhodným přístupem) je typ úložného zařízení používaného v počítači a dalších digitálních zařízeních jako RAM .
Na rozdíl od jiných typů DRAM, které využívaly asynchronní výměnu dat , se odpověď na řídicí signál přijatý zařízením nevrátí okamžitě, ale pouze při přijetí dalšího hodinového signálu . Hodinové signály vám umožňují organizovat práci SDRAM ve formě stavového stroje , který provádí příchozí příkazy. V tomto případě mohou příchozí příkazy přicházet ve formě souvislého proudu, aniž by se čekalo na dokončení provedení předchozích instrukcí ( potrubí ): bezprostředně po příkazu zápisu může přijít další příkaz, aniž by čekal na zapsání dat. Přijetí příkazu čtení způsobí, že se data objeví na výstupu po určitém počtu cyklů – tato doba se nazývá zpoždění a je jednou z důležitých charakteristik tohoto typu zařízení.
Obnovovací cykly se provádějí najednou pro celý řádek, na rozdíl od předchozích typů DRAM , které aktualizovaly data na interním čítači pomocí metody aktualizace příkazů CAS před RAS.
Sériová výroba SDRAM začala v roce 1997. Zpočátku byl tento typ paměti nabízen jako alternativa k drahým videopamětem ( VRAM ), ale brzy si získaly oblibu SDRAM a začaly se používat jako RAM a postupně nahrazovaly jiné typy dynamických pamětí. Technologie DDR, které následovaly, učinily SDRAM ještě efektivnější. Na vývoj DDR SDRAM navázaly standardy DDR2 SDRAM , DDR3 SDRAM , DDR4 SDRAM a DDR5 SDRAM .
S příchodem následujících standardů se první standard SDRAM stal známým jako SDR (Single Data Rate - na rozdíl od Double Data Rate). Pro jeden cyklus byl přijat jeden řídicí příkaz a odesláno jedno datové slovo. Typické takty byly 66, 100 a 133 MHz. Čipy SDRAM se vyráběly s datovými sběrnicemi různých šířek (obvykle 4, 8 nebo 16 bitů), ale zpravidla byly tyto čipy součástí 168pinového DIMM modulu , který umožňoval číst nebo zapisovat 64 bitů (ve verzi bez parity ) nebo 72 bitů (s paritou) v jednom cyklu.
Použití datové sběrnice v SDRAM se ukázalo jako komplikované zpožděním 2 nebo 3 cyklů mezi vstupem čteného signálu a výskytem dat na datové sběrnici, přičemž při zápisu by nemělo docházet k žádné prodlevě. Vyžadovalo to vývoj poměrně složitého řadiče, který by neumožňoval používat datovou sběrnici pro zápis a čtení zároveň.
Příkazy, které řídí paměťový modul SDR SDRAM, jsou odesílány na kontakty modulu prostřednictvím 7 signálních linek. Na jeden z nich je přiveden hodinový signál, jehož náběžné (náběžné) hrany nastavují časové body, ve kterých jsou ze zbývajících 6 příkazových řádků čteny řídicí příkazy. Názvy (v závorkách - dekódování jmen) šesti příkazových řádků a popisy příkazů jsou uvedeny níže:
Zařízení SDRAM jsou vnitřně rozdělena do 2 nebo 4 nezávislých paměťových bank. Adresové vstupy první a druhé paměťové banky (BA0 a BA1) určují, pro kterou banku je aktuální instrukce určena.
Přijímají se následující příkazy:
/CS | /RAS | /CAS | /MY | B.A.n _ | A10 | A n | tým |
---|---|---|---|---|---|---|---|
V | X | X | X | X | X | X | zpoždění příkazu (žádná operace) |
H | V | V | V | X | X | X | žádná operace |
H | V | V | H | X | X | X | zastavit aktuální dávkové čtení nebo zápis. |
H | V | H | V | číslo banky | H | číslo sloupce | číst datový paket z aktuálně aktivního řádku. |
H | V | H | V | číslo banky | V | číslo sloupce | jako u předchozího příkazu a na konci příkazu vygenerujte a zavřete tento řádek. |
H | V | H | H | číslo banky | H | číslo sloupce | zapsat datový paket do aktuálně aktivního řádku. |
H | V | H | H | číslo banky | V | číslo sloupce | jako u předchozího příkazu a na konci příkazu vygenerujte a zavřete tento řádek. |
H | H | V | V | číslo banky | číslo řádku | otevřený řádek pro operace zápisu a čtení. | |
H | H | V | H | číslo banky | H | X | deaktivovat aktuální řádek vybrané banky. |
H | H | V | H | X | V | X | deaktivovat aktuální řádek všech bank. |
H | H | H | V | X | X | X | regenerujte jeden řádek každé banky pomocí interního počítadla. Všechny banky musí být deaktivovány. |
H | H | H | H | 0 0 | MODE | z řádků A0-A9 načtěte konfigurační parametry do mikroobvodu. Nejdůležitější jsou latence CAS (2 nebo 3 cykly) a délka paketu (1, 2, 4 nebo 8 cyklů) |
dynamických pamětí s náhodným přístupem (DRAM) | Typy|
---|---|
asynchronní | |
Synchronní | |
Grafický | |
Rambus | |
Paměťové moduly |