Hybrid Memory Cube ( HMC ) je slibný typ počítačové paměti RAM vyvinutý na počátku roku 2010 konsorciem společností zahrnujících: Samsung , Micron Technology , ARM , Hewlett-Packard , Microsoft , Altera , Xilinx [1] .
HMC používá trojrozměrnou mikrosestavu několika (4 až 8) paměťových čipů DRAM [2] , vyrobených pomocí technologie průchozí křemíkové průchody a mikrokontaktních kolíků mikrobump . Oproti klasickým DRAM (SDRAM) čipům je použito více paměťových bank. Paměťový řadič je integrován do mikrosestavy jako samostatný logický čip [3] . HMC používá standardní paměťové buňky, ale její rozhraní není kompatibilní s implementacemi DDR2 nebo DDR3 [4] .
Tato technologie získala ocenění Best New Technology od analytiků The Linley Group v roce 2011 [5] [6] .
První verze specifikace HMC 1.0 byla zveřejněna v dubnu 2013 [7] [8] . V souladu s tím využívá HMC kanály 8 nebo 16 plně duplexních diferenciálních sériových linek, každá linka pracuje rychlostí 10, 12,5 nebo 15 Gb/s [9] . Mikrosestava HMC se nazývá "kostka " ; více kostek lze vzájemně propojit a vytvořit síť až 8 kostek. Některé kanály se v takové síti používají pro přímou komunikaci mezi kostkami. [10] Typická 4kanálová kostka je mikrosestava 31 x 31 x 3,8 mm a má 896 BGA pinů [11] .
Kanál 16 linek pracujících rychlostí 10 Gb/s má šířku pásma 40 GB/s (20 GB/s pro příjem a 20 GB/s pro přenos); jsou plánovány kostky se 4 nebo 8 takovými kanály. Účinnost šířky pásma je 33-50 % pro 32bajtové pakety a 45-85 % pro 128bajtové pakety [2] .
Jak bylo uvedeno na konferenci HotChips 23 v roce 2011, první generace demo kostek HMC, sestavená ze 4 paměťových čipů DRAM (50nm) a jednoho 90nm logického čipu, měla objem 512 MB a velikost 27 × 27 mm. Pro napájení bylo použito napětí 1,2 V, příkon byl 11 W [2] .
Altera oznámila kompatibilitu HMC pro své programovatelné čipy 10. generace (Arria 10, Stratix 10). Na jeden spoj je možné použít až 16 transceiverů [12] . Prvním procesorem, který používal paměť HMC, byl Fujitsu Sparc64 XIfx oznámený v roce 2014 (používaný v superpočítačích PRIMEHPC FX100) [13] [14] [15] .
V listopadu 2014 byla představena druhá verze specifikace HMC [16] [17] , později byla aktualizována na verzi 2.1. Druhá verze HMC zdvojnásobila hustotu a šířku pásma, navrhla způsoby, jak vytvořit čipy z 8 paměťových čipů DRAM a jednoho logického čipu pomocí 3DI a TSV; rychlosti připojení - 12,5, 15, 25, 28 a 30 Gbps; šířka článku — 4, 8 nebo 16 párů, 2 nebo 4 články na mikrosestavu; byl změněn logický protokol, rozšířena podpora atomických operací [18] .
Třetí verze standardu byla očekávána v roce 2016 [19] .
| Typy dynamických pamětí s náhodným přístupem (DRAM) | |
|---|---|
| asynchronní | |
| Synchronní | |
| Grafický | |
| Rambus | |
| Paměťové moduly | |