Periferní skenování

Boundary Scan je typ strukturálního testování desky plošných spojů s nainstalovanými součástkami, založený na použití standardu IEEE  1149.1(.4, .6) v některých mikroobvodech . Termín " boundary scan " je také široce používán. Výsledkem periferního skenování je informace o přítomnosti typických poruch elektrických obvodů, ke kterým dochází při výrobě desek plošných spojů:

Periferní skenování bylo pojmenováno podle toho, že příslušné mikroobvody mohou za určitých podmínek testovat své okolí – periferie – na závady.

Periferní skenování bylo poprvé navrženo v roce 1985 a implementováno v roce 1990 jako standard IEEE 1149.1 . Během několika prvních let své existence si boundary-scan postupně získal oblibu, protože výrobci čipů nabízeli stále větší počet komponent, které podporovaly standard IEEE 1149.1 .

V souladu s IEEE 1149.1

Aby čip vyhovoval normě, musí obsahovat:

  1. 4- nebo 5-drátový testovací přístupový port (TAP - Test Access Port), sestávající z následujících řádků:
    1. TDI (Test Data Input) - vstup testovací sekvence,
    2. TDO (Test Data Output) - výstup testovací sekvence,
    3. TMS (Test Mode Select) - výběr testovacího režimu,
    4. TCK (Test Clock) - synchronizace,
    5. TRST (Test Reset) - volitelná resetovací linka.
  2. Skenování vnitřních hranic buněk (BS buňky)
  3. Registry hraničního skenování (BS registry)
  4. přídavný spínací svazek (TAP Controller)

Kromě toho musí výrobce čipu poskytnout tzv. soubor BSDL ( Boundary  Scan Description Language ) , který plně popisuje logiku boundary scan u tohoto typu čipu.

Aplikace Boundary Scan

Chcete-li použít Boundary Scan, DUT musí mít komponenty, které jej podporují. Někdy jsou označovány jako komponenty JTAG . Mnoho čipů od značného počtu výrobců již podporuje standard IEEE 1149.1 .

Pro dobré pokrytí testem není nutné, aby všechny komponenty na desce měly rozhraní JTAG . Existuje například mnoho bloků sestávajících z neskenovatelných komponent, tzv. clustery lze testovat i přes nedostatek přímého přístupu pro skenování. V některých případech se kontrola a podrobné testování celé desky (včetně paměti) provádí pomocí jedné nebo dvou komponent, které podporují boundary scan.

Čipy, které podporují periferní skenování, jsou spojeny v jednom nebo více samostatných řetězcích. V tomto případě je TDO pin jednoho čipu spojen s TDI pinem druhého. Signály TCK a TMS jsou aplikovány na všechny mikroobvody pro řízení celé „testovací infrastruktury“.

Mechanismus hraničního skenování

Poté se do testovacího portu (TAP) zadá určitá testovací sekvence (testovací vektor - Test Vector), binární - skládající se z nul a jedniček. Prochází postupně všemi hraničními skenovacími buňkami (BS buňky). Na výstupu (TDO) je analyzován speciálním softwarem, načež jsou učiněny příslušné závěry o stavu infrastruktury tohoto mikroobvodu.

Pokud zkušební sekvence dorazila v nezměněném stavu, dojde k závěru, že na mikroobvodu nejsou žádné zkraty a žádné pájení. Pokud se pořadí změnilo, pak naopak.

Ve skutečnosti to není pravda. Konfigurace moderních digitálních zařízení jsou tak složité, že je obvykle nemožné posoudit celou infrastrukturu z jednoho testovacího vektoru. Výsledkem je, že se současně používá několik testovacích vektorů. Úkolem odpovídajícího softwaru je určit typ a minimální (neredundantní) počet těchto testovacích vektorů.

Typy testů a aplikací, které lze implementovat s hraničním skenováním

  1. Test infrastruktury: kontrola integrity obvodů rozhraní JTAG a správné instalace mikroobvodů, které podporují skenování periferií.
  2. Test propojení: Testuje obvody spojené se součástmi schopnými Boundary Scan. To zahrnuje spojení mezi těmito součástmi, jejich nezapojené kolíky a obvody vedoucí k externím konektorům. Do testu propojení lze zahrnout průhledná zařízení, jako jsou vyrovnávací paměti, odpory a další logika lepidla. Tento krok často zahrnuje kontrolu pull-up rezistorů.
  3. Test paměti: Testování propojení s paměťovými zařízeními. Umožňuje identifikovat závady na adresové a datové sběrnici a na řídicích obvodech zařízení jako SRAM , DRAM , SDRAM , DDR , DDR2 , FIFO , ale i různých flash ROM. Ve skutečnosti se jedná o testování spojení s pamětí.
  4. Cluster Test: Testujte obvody spojené s jakýmikoli zařízeními, která nepodporují boundary scan. Pokud existuje funkční model konkrétního zařízení, je možné automaticky generovat testovací vektory i pro ně. Typickými "shluky" v testování boundary scan jsou různé logiky (k automatickému generování testů se používá pravdivostní tabulka), čipy rozhraní (například RS-232 , Ethernet atd.), zařízení pro zobrazování informací.
  5. Programování Flash ROM: Používá stejný mechanismus jako při testování clusterů.
  6. Programování nebo konfigurace FPGA : Používá se rozhraní JTAG .

Odkazy