JTAG

JTAG (zkratka z angličtiny.  Joint test action group ; vyslovováno „jay-tag“) je název pracovní skupiny, která vyvinula standard IEEE 1149. Později se tato zkratka silně spojila se specializovaným hardwarovým rozhraním vyvinutým touto skupinou na základě standardu IEEE 1149.1. Oficiální název standardního testovacího přístupového portu a architektury Boundary-Scan . Rozhraní je navrženo pro připojení složitých digitálních obvodů nebo zařízení na úrovni PCB ke standardnímu testovacímu a ladícímu zařízení.

Rozhraní se nyní stalo průmyslovým standardem. Téměř všechny digitální obvody jakékoli složitosti jsou vybaveny tímto rozhraním pro:

• výstupní kontrola mikroobvodů při výrobě
• testování osazených desek plošných spojů
• firmware paměťového čipu
• ladicí práce při návrhu hardwaru a softwaru

Testovací metoda implementovaná ve standardu se nazývá Boundary Scan . Název odráží počáteční myšlenku procesu: v mikroobvodu jsou alokovány funkční bloky, jejichž vstupy lze odpojit od zbytku obvodu, lze aplikovat dané kombinace signálů a stav výstupů každého bloku lze hodnotit. Celý proces se provádí speciálními příkazy na rozhraní JTAG a není potřeba žádný fyzický zásah. Pro správu tohoto procesu byl vyvinut standardní jazyk – Boundary Scan Description Language (BSDL).

Standard poskytuje možnost připojení velkého počtu zařízení (mikroobvodů) přes jeden fyzický port (konektor).

Testovací port ( TAP  - Test Access Port ) má čtyři nebo pět vyhrazených čipových kolíků: TSK, TMS, TDI, TDO a (volitelně) TRST .

Funkční účel těchto linek:

• TDI ( vstup testovacích dat  ) - Sériový vstup dat hraničního skenování. Z tohoto pinu se na náběžné hraně signálu TCK zadávají příkazy a data;
• TDO ( výstup testovacích dat  - “výstup testovacích dat”) - sériový výstup dat. Příkazy a data vycházejí z čipu z tohoto pinu na sestupné hraně signálu TCK;
• TCK ( test clock  - "test clocking") - hodiny provozu vestavěného periferního zařízení pro řízení skenování. Maximální snímací frekvence periferních buněk závisí na použitém hardwaru a je aktuálně omezena na 25…40 MHz ;
• TMS ( volba testovacího režimu  - „výběr testovacího režimu“) - zajišťuje přechod obvodu do/z testovacího režimu a přepínání mezi různými testovacími režimy.
• V některých případech je signál TRST přidán k uvedeným signálům pro inicializaci testovacího portu, což není nutné, protože inicializace je možná přivedením určité sekvence signálů na vstup TMS.

Činnost prostředků pro zajištění rozhraní JTAG je podřízena signálům řídicí jednotky zabudované v mikroobvodu. Stavy automatu jsou určeny signály TDI a TMS testovacího portu. Určitá kombinace signálů TMS a TCK zajišťuje zadání příkazu pro stroj a jeho provedení.

Pokud má deska více zařízení podporujících JTAG, lze je spojit do společného řetězce. Jedinečnou vlastností JTAG je možnost naprogramovat nejen samotný mikrokontrolér (neboli FPGA ), ale také flash paměťový čip připojený k jeho výstupům . Kromě toho existují dva způsoby, jak programovat flash paměť pomocí JTAG: pomocí bootloaderu s následnou výměnou dat přes paměť procesoru nebo přímým ovládáním pinů mikroobvodu.

Odkazy

• Oficiální stránka IEEE 1149.1 Standard Development Group (JTAG)  (eng.)

•  JTAG FAQ
• Praktická ukázka práce s AVR JTAG