EPIC (architektura mikroprocesoru)

EPIC ( anglicky  explicitly parallel integration computing  - „ výpočet s explicitním paralelismem strojových instrukcí “) je třída mikroprocesorových architektur s explicitním paralelismem instrukcí. Termín byl zaveden v roce 1997 aliancí HP a Intel [1] pro nadcházející architekturu Intel Itanium [2] . EPIC umožňuje mikroprocesoru provádět instrukce paralelně na základě informací z kompilátoru , spíše než zjišťovat možnost paralelního provozu instrukcí pomocí speciálních obvodů za běhu. Teoreticky by to mohlo usnadnit škálování výpočetního výkonu procesoru bez zvýšení rychlosti hodin.

Počátky VLIW

V roce 1989 došli výzkumníci společnosti Hewlett-Packard k závěru, že počet instrukcí , které může RISC procesor provést v jednom cyklu , je omezený. Byl zahájen vývoj nové architektury založené na architektuře VLIW s názvem EPIC [2] . U procesorů architektury VLIW jedna instrukce (jedno slovo instrukce) kóduje několik operací; operace jsou prováděny současně různými prováděcími jednotkami procesoru.

Rozvojové cíle EPIC:

• odstranění plánovače instrukcí z procesoru ;
• zvýšení počtu instrukcí, které je procesor schopen vykonávat současně ( anglická  instrukce na úrovni paralelismu  - instrukce paralelismus ).

Plánovač instrukcí je zařízení se složitou logikou, které je součástí procesoru a je navrženo tak, aby určovalo pořadí, ve kterém jsou instrukce vykonávány. Odstraněním plánovače instrukcí se uvolnilo místo uvnitř procesoru pro další zařízení (jako je ALU ). Funkce plánovače instrukcí byly přiřazeny kompilátoru .

Zvýšení míry paralelismu instrukcí je dosaženo využitím schopnosti kompilátoru hledat nezávislé instrukce.

Architektury VLIW ve své původní podobě měly několik nevýhod, které bránily jejich hromadnému přijetí:

• Instrukční sady VLIW nebyly kompatibilní napříč generacemi procesorů (program zkompilovaný pro procesor obsahující více prováděcích jednotek (např. více ALU ) nemohl být proveden procesorem obsahujícím méně jednotek);
• zpoždění při načítání dat z paměťové hierarchie ( cache , DRAM ) nebylo zcela předvídatelné (kvůli tomu se zkomplikovala implementace statického plánování instrukcí pro načítání a používání dat).

Evoluce VLIW

Architektura EPIC má následující vlastnosti, které řeší nedostatky VLIW:

• Každá skupina několika instrukcí se nazývá svazek . Každý svazek může mít stop bit, což znamená, že další skupina závisí na výsledcích tohoto svazku. Takový bit umožňuje vytvářet budoucí generace architektury s možností spouštět více svazků paralelně. Informace o závislosti vypočítá kompilátor, takže hardware nemusí provádět zvláštní kontrolu nezávislosti operandu.
• Instrukce softwarového prefetch se používá k předběžnému načítání dat . Předstránkování zvyšuje šanci, že v době provedení příkazu load již budou data v mezipaměti . Také v této instrukci mohou být další instrukce pro výběr různých úrovní mezipaměti pro data.
• Instrukce spekulativního načítání se používá k načtení dat předtím, než je známo, zda budou použita ( obcházení závislostí řízení ) nebo změněna před použitím ( obcházení závislostí dat ).
• Kontrolní instrukce načítání pomáhají spekulativním instrukcím načítání tím, že zkontrolují, zda instrukce načítání závisela na následném zápisu. Pokud taková závislost existuje, musí se spekulativní stahování opakovat.

Architektura EPIC také zahrnuje několik konceptů ( grab-bag ) pro zvýšení ILP (Instruction Parallelism):

• Predikce větvení se používá ke snížení frekvence větví a ke zvýšení spekulativního provádění instrukcí. V druhém případě se podmíněné větvení převede na naplnění predikátových registrů, poté se provedou obě větvení. Výsledek větvení, která neměla být provedena, je anulován hodnotou predikátového registru.
• Odložené výjimky pomocí bitu Not a thing v obecných registrech. Umožňují pokračovat ve spekulativní exekuci i po výjimkách.
• Extrémně velký soubor registru, aby nebylo nutné přejmenovávat registry .
• Instrukce větve s více cíli zlepšují predikci větvení kombinací více střídajících se větví do jednoho svazku.

Architektura Itanium také přidala rotující registrový soubor [3] , který je potřebný pro zjednodušení softwarového zřetězení smyček ( softwarové zřetězení ). U takového souboru odpadá ruční odvíjení cyklů a ruční přejmenování registrů [4] .

Další vývoj a výzkum

Proběhl určitý výzkum architektur EPIC, který nesouvisí s vývojem Itanium.

• Projekt IMPACT na University of Illinois v Urbana-Champaign, vedený Wen-mei Hwu , silně ovlivnil pozdější výzkum.
• Architektura PlayDoh od HP-labs.
• Gelato Federation , komunita vývojářů pro vývoj lepších kompilátorů pro Linux na serverech Itanium. ( Gelato Federation )

Viz také

• Počítač s komplexní instrukční sadou (CISC)
• Počítač s redukovanou instrukční sadou (RISC)
• Velmi dlouhé slovo instrukce (VLIW)
• Elbrus  - ruský procesor
• IA-64
• Superskalární

Poznámky

1. ↑ Schlansker a Rau EPIC: Architektura pro paralelní procesory na úrovni instrukce (PDF)  (odkaz není k dispozici) . HP Laboratories Palo Alto, HPL-1999-111 (únor 2000). Získáno 8. května 2008. Archivováno z originálu 27. dubna 2012. (neurčitý)
2. ↑ 1 2 Vynález Itanium: Jak laboratoře HP pomohly vytvořit architekturu čipů nové generace (mrtvý odkaz) . HP Labs (červen 2001). Získáno 14. prosince 2007. Archivováno z originálu 27. dubna 2012. (neurčitý) 
3. ↑ Moderní serverové procesory. Část 2. Intel Itanium, HP PA8700, Alpha Archivováno 12. ledna 2012.
4. ↑ De Gelas, Johan Itanium – Je světlo na konci tunelu? (nedostupný odkaz) . AnandTech (9. listopadu 2005). Získáno 8. května 2008. Archivováno z originálu 27. dubna 2012. (neurčitý) 

Odkazy

• Historické pozadí pro EPIC
• Mark Smotherman (2002) Understanding EPIC Architectures and Implementations