EPIC (architektura mikroprocesoru)

Aktuální verze stránky ještě nebyla zkontrolována zkušenými přispěvateli a může se výrazně lišit od verze recenzované 23. prosince 2016; kontroly vyžadují 12 úprav .

EPIC ( anglicky  explicitly parallel integration computing  - „ výpočet s explicitním paralelismem strojových instrukcí “) je třída mikroprocesorových architektur s explicitním paralelismem instrukcí. Termín byl zaveden v roce 1997 aliancí HP a Intel [1] pro nadcházející architekturu Intel Itanium [2] . EPIC umožňuje mikroprocesoru provádět instrukce paralelně na základě informací z kompilátoru , spíše než zjišťovat možnost paralelního provozu instrukcí pomocí speciálních obvodů za běhu. Teoreticky by to mohlo usnadnit škálování výpočetního výkonu procesoru bez zvýšení rychlosti hodin.

Počátky VLIW

V roce 1989 došli výzkumníci společnosti Hewlett-Packard k závěru, že počet instrukcí , které může RISC procesor provést v jednom cyklu , je omezený. Byl zahájen vývoj nové architektury založené na architektuře VLIW s názvem EPIC [2] . U procesorů architektury VLIW jedna instrukce (jedno slovo instrukce) kóduje několik operací; operace jsou prováděny současně různými prováděcími jednotkami procesoru.

Rozvojové cíle EPIC:

Plánovač instrukcí je zařízení se složitou logikou, které je součástí procesoru a je navrženo tak, aby určovalo pořadí, ve kterém jsou instrukce vykonávány. Odstraněním plánovače instrukcí se uvolnilo místo uvnitř procesoru pro další zařízení (jako je ALU ). Funkce plánovače instrukcí byly přiřazeny kompilátoru .

Zvýšení míry paralelismu instrukcí je dosaženo využitím schopnosti kompilátoru hledat nezávislé instrukce.

Architektury VLIW ve své původní podobě měly několik nevýhod, které bránily jejich hromadnému přijetí:

Evoluce VLIW

Architektura EPIC má následující vlastnosti, které řeší nedostatky VLIW:

Architektura EPIC také zahrnuje několik konceptů ( grab-bag ) pro zvýšení ILP (Instruction Parallelism):

Architektura Itanium také přidala rotující registrový soubor [3] , který je potřebný pro zjednodušení softwarového zřetězení smyček ( softwarové zřetězení ). U takového souboru odpadá ruční odvíjení cyklů a ruční přejmenování registrů [4] .

Další vývoj a výzkum

Proběhl určitý výzkum architektur EPIC, který nesouvisí s vývojem Itanium.

Viz také

Poznámky

  1. Schlansker a Rau EPIC: Architektura pro paralelní procesory na úrovni instrukce (PDF)  (odkaz není k dispozici) . HP Laboratories Palo Alto, HPL-1999-111 (únor 2000). Získáno 8. května 2008. Archivováno z originálu 27. dubna 2012.
  2. 1 2 Vynález Itanium: Jak laboratoře HP pomohly vytvořit architekturu čipů nové generace (mrtvý odkaz) . HP Labs (červen 2001). Získáno 14. prosince 2007. Archivováno z originálu 27. dubna 2012. 
  3. Moderní serverové procesory. Část 2. Intel Itanium, HP PA8700, Alpha Archivováno 12. ledna 2012.
  4. De Gelas, Johan Itanium – Je světlo na konci tunelu? (nedostupný odkaz) . AnandTech (9. listopadu 2005). Získáno 8. května 2008. Archivováno z originálu 27. dubna 2012. 

Odkazy