ZISC

ZISC ( angl.  Zero Instruction Set Computer  - počítač s nulovou instrukční sadou ) je architektura procesoru založená na technologiích jako je porovnávání vzorů . Architektura se vyznačuje absencí mikroinstrukcí v obvyklém smyslu pro mikroprocesory. Také zkratka ZISC odkazuje na dříve vyvinutou technologii RISC.

Koncept je založen na myšlenkách vypůjčených z neuronových sítí . ZISC se vyznačuje hardwarovým paralelním zpracováním dat, podobně jako se to děje ve skutečných neuronových sítích. Tento koncept vyvinul Guy Paillet, inspirovaný jeho prací s paralelním zpracovatelským týmem Carlo Rubbii a Leonem Cooperem na počátku 90. let na RCE (Restricted Coulomb Energy – model neuronové sítě publikovaný Cooperem v roce 1982). RCE byl vyvinut a publikován v knize "Practical Approach to Pattern Classification" od Bruce Batchelora (Cardiff University UK).

Viz také

Odkazy