256 bit

V architektuře počítače jsou 256bitová ( anglicky  256 bitová ) čísla, adresy paměti a další datové objekty ty, které mají velikost 256 bitů (32 oktetů ). 256bitové jsou také ty CPU a ALU , které jsou postaveny na registrech , adresových sběrnicích a datových sběrnicích této velikosti.

V současné době neexistují žádné univerzální procesory navržené pro práci s 256bitovými celými čísly nebo adresami, ačkoli řada procesorů pracuje s 256bitovými daty. Procesory mají instrukční sady SIMD ( AVX , instrukční sada FMA atd.), kde se 256bitové vektorové registry používají k uložení několika menších čísel, jako je osm 32bitových čísel s pohyblivou řádovou čárkou , a jedna instrukce může pracovat se všemi těmito hodnotami. paralelně. Tyto procesory však nepracují s jednotlivými čísly dlouhými 256 bitů, pouze jejich registry mají velikost 256 bitů.

Prezentace dat

256bitový registr může obsahovat 2 256 různých hodnot. Rozsah celočíselných hodnot, které lze uložit do 256 bitů, závisí na použité reprezentaci celého čísla. The maximum value of a 256 -bit integral to the sign is 2,256 - 1, recorded in decimal form as 115,792,089,237,316,195,423,570,985,008,687,907,269,984,665,640,564.457.584.007.913,63,63,63,63,63,63,63,63,63,63,63, 63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63,63 , ARS

256bitové procesory lze použít pro přímé adresování až do 2256 bajtů. Již 2128 (se 128 bity adresování) by výrazně překročilo celkové množství dat uložených na Zemi k roku 2010, které se odhaduje na asi 1,2 zettabytů (více než 270 bajtů) [1] .

Hardware

• Mnoho CPU podporuje sady instrukcí SIMD (Advanced Vector Extensions a FMA atd.), které používají 256bitové vektorové registry k uložení několika menších čísel, jako je osm 32bitových čísel s pohyblivou řádovou čárkou, a jedna instrukce může pracovat se všemi těmito hodnotami paralelně. Tyto procesory však nepracují s jednotlivými čísly dlouhými 256 binárních číslic, pouze jejich registry mají velikost 256 bitů.
• Moderní čipy GPU odesílají data přes 256bitovou paměťovou sběrnici (nebo možná 512bitovou sběrnici s HBM3 [2] .
• Procesor Efficeon byl 256bitový VLIW design druhé generace společnosti Transmeta , který používal softwarový motor k převodu kódu napsaného pro procesory x86 do nativní instrukční sady čipu [3] [4] .
• Systém Data-Intensive Architecture (DIVA) financovaný DARPA zahrnoval v roce 2002 5-stupňový zřetězený 256bitový datový kanál procesoru v paměti (PIM), doplněný registrovým souborem a ALU v procesoru WideWord [5] .

Software

• 256 bitů je široce používaná velikost klíče pro symetrické šifry v kryptografii , jako je AES . Systém DARPA – financovaný Data - Intensive Architecture (DIVA) zahrnoval 5stupňový  plynovodDatový kanál 256bitového procesoru v paměti (PIM) , doplněný souborem registru a ALU v procesoru "WideWord" v roce 2002. [6] 
• Zvětšení velikosti slova může urychlit práci matematických knihoven s vyšší přesností čísel v řadě aplikací, včetně kryptografických aplikací.
• Hashovací funkce SHA-256 .
• Inteligentní smlouvy používají 256 nebo 257 bitová celá čísla; 256bitová slova pro virtuální stroj Ethereum . „Chápeme, že 257bitový bajt je poněkud neobvyklý, ale je normální, že smart kontrakty mají alespoň 256bitová čísla. Přední virtuální stroj pro chytré kontrakty, Ethereum VM, zavedl tuto praxi a následovaly další virtuální stroje blockchainových systémů .

Poznámky

1. ↑ Miller, Rich Digital Universe se blíží k Zettabyte . Znalost datového centra (4. května 2010). Získáno 16. září 2010. Archivováno z originálu 6. května 2010. (neurčitý)
2. ↑ Sharon Hardingová. Co jsou HBM, HBM2 a HBM2E?  Základní definice . Tom's Hardware (15. dubna 2021). Datum přístupu: 23. října 2021.
3. ↑ Procesor Transmeta Efficeon TM8300 . Korporace Transmeta . Archivováno z originálu 10. února 2019. (neurčitý)
4. ↑ Transmeta odhaluje plány pro procesor TM8000 - PCWorld . web.archive.org (14. dubna 2010). Datum přístupu: 23. října 2021. (neurčitý)
5. ↑ Draper, Jeffrey; Sondeen, Jeff; Chang Woo Kang (říjen 2002). Implementace 256bitového WideWord procesoru pro čip (PDF) Data-Intensive Architecture (DIVA) Processing-In-Memory (PIM) . Mezinárodní konference o polovodičových obvodech . Archivováno z originálu (PDF) dne 29. srpna 2017. Použitý zastaralý parametr |url-status=( nápověda )
6. ↑ Draper, Jeffrey; Sondeen, Jeff; Chang Woo Kang (říjen 2002). Implementace 256bitového WideWord procesoru pro čip (PDF) Data-Intensive Architecture (DIVA) Processing-In-Memory (PIM) . Mezinárodní konference o polovodičových obvodech . Archivováno (PDF) z originálu dne 29. srpna 2017. Použitý zastaralý parametr |deadlink=( nápověda )
7. ↑ Dmitriy Borisenkov přes llvm-dev. RFC: Na jiné než 8bitové bajty a jejich cíl (středa 23. října 02:16:41 PDT 2019). Datum přístupu: 23. října 2021. (neurčitý)

Odkazy

• Popis SHA-256, SHA-384 a SHA-512.
• Procesor v paměti