MCST-R

Aktuální verze stránky ještě nebyla zkontrolována zkušenými přispěvateli a může se výrazně lišit od verze recenzované 7. října 2016; kontroly vyžadují 3 úpravy .

Rodina MCST-R  je ruský vývoj univerzálních mikroprocesorů. Mikroprocesory využívají architekturu SPARC ( Scalable Processor ARCitecture ) verze V8.

Základní informace

Zkratka vznikla spojením moskevského centra S Park of Technologies a názvu společnosti R oss Technology, také vyvíjející procesory architektury SPARC , konkrétně hyperSPARC (Colorado 4) Ross RT620D.

Procesory rodiny

Technické vlastnosti procesorů vyráběných MCST CJSC [1]
Architektura SPARC R150 R500 R500S 1000 R 2000 R
Rok vydání 2001 2004 2007 2011 2018 (plán)
Procesní technologie, nm 350 130 130 90 28
Architektura SPARC v8 SPARC v8 SPARC v8 SPARC v9, VIS1, VIS2 SPARC v9
Počet jader jeden jeden 2 čtyři osm
Hodinová frekvence, MHz 150 500 500 1000 2000
Výkon (32 bitů), Gflops 0,15 0,5 jeden 16 64
Výkon (64 bitů), Gflops 0,15 0,5 jeden osm 32
Spotřeba energie, W 5 jeden 5 patnáct n.a.
Příkazy pro 1 takt jeden jeden jeden 2 n.a.
Mezipaměť úrovně 2, MB 0 * 0 ** 0,5 2 n.a.
Šířka pásma paměťové sběrnice, GB/s 0,4 0,8 2.6 6.4 n.a.
Plocha krystalu, mm² 100 25 81 128 n.a.
Počet tranzistorů, miliony 2.8 5 51 180 n.a.
Počet kovových vrstev čtyři osm osm deset n.a.
Typ pláště BGA 480 BGA 376 HFCBGA 900 HFCBGA 1156 n.a.
Maximální počet jader v systému sdílené paměti jeden čtyři 2 16 n.a.
ccLVDS meziprocesorové komunikační kanály - - - 3 n.a.
Šířka pásma kanálu ccLVDS, GB/s - - - čtyři n.a.
Šířka pásma kanálu ioLVDS, GB/s - - 1.3 2 n.a.
Integrace stroje přes kanály RDMA - - až 4 až 4 n.a.
jižní most - - vestavěný KPI n.a.

* je možné připojit externí cache paměť až do 1 MB
** je možné připojit externí cache paměť až 4 MB

MCST-R100

Mikroprocesor MCST R-100  je vývojem ruské společnosti MCST z řady procesorů MCST-R založených na architektuře SPARC , původně vyvinuté v roce 1985 společností Sun Microsystems . Plně softwarově kompatibilní s architekturou SPARC v8.

Jedná se o jednojádrový systém na čipu s vestavěnou mezipamětí první úrovně. Pro vzájemnou komunikaci procesorů, s paměťovými moduly a I/O zařízeními poskytuje architektura SPARC sběrnici MBus ,  vysokorychlostní sběrnici, která zajišťuje koherenci mezipaměti procesoru ve víceprocesorových strukturách. Mikroobvod byl vyvinut podle technologických standardů 0,5 mikronu s použitím knihoven standardních prvků.

Mikroprocesor R-100 je určen k vytváření počítačů pro stacionární a vestavěná řešení a lze jej také umístit do mezilehlých mikroprocesorových modulů. Využíváno především rozkazy Ministerstva obrany Ruské federace. První pilotní série mikroprocesorů MCST-R100 byla vyrobena ve Francii v továrně ATMEL ES2 pomocí technologie 0,5 mikronu a testována na pracovních stanicích SPARCstation 10 a SPARCstation 20 v roce 2000. Procesor spouštěl aplikace s operačním systémem Solaris . Zákazník se však rozhodl nevydat jej sériově, ale přepracovat jej na technologii 0,35 mikronu, během níž byl vyvinut MCST-R150 . Experimentální šarže MCST-R100 prošla státním schválením v roce 2001. K výrobě mikroprocesorů MCST-R100 však nedošlo. [2]

Poznámky

  1. Vladimír Ivanov . Světově první recenze ruského 4jádrového procesoru Elbrus-4C , ZOOM.CNews (05/07/2014). Archivováno z originálu 14. května 2014. Staženo 13. května 2014.
  2. Domácí univerzální mikroprocesory řady MCST-R :: Počítačová a informační technika :: NTB Electronics - vědecký a technický časopis . Získáno 21. června 2009. Archivováno z originálu 7. prosince 2010.

Zdroje