DLX je akademická 32bitová pipeline RISC mikroprocesorová architektura vyvinutá Johnem Hennessym a Davidem Pattersonem (architekti architektur MIPS a Berkeley RISC ). DLX je zjednodušený MIPS a má architekturu načítání/ukládání. Určeno především pro výuku a široce používané v univerzitních kurzech počítačové architektury.
DLX instrukce jsou zakódovány do 32 bitů a jsou rozděleny do 3 typů: R , I , J . R-instrukce fungují pouze na registrech, kódují tři čísla registrů. I-instrukce kódují 2 registry a mají 16bitovou konstantu ( okamžitá ). J-instrukce jsou skokové instrukce a obsahují 26bitovou adresu.
Operační kódy jsou šestibitové, takže je možných 64 základních instrukcí. Výběr jednoho z 32 registrů trvá 5 bitů. Pro instrukci typu R to znamená, že z 32 bitů strojového slova je použito pouze 21 bitů, takže rozšířené instrukce lze zakódovat do zbývajících 6 bitů (mohou také pracovat pouze s registry). Jsou užitečné pro implementaci bloků, jako je FPU .
DLX, stejně jako MIPS, používá potrubí skládající se z 5 stupňů:
| Architektury procesorů založené na technologiích RISC | |
|---|---|