PicoBlaze je obecný název pro řadu volně distribuovaných jader soft-procesorů vytvořených společností Xilinx pro její FPGA ( FPGA a CPLD ). PicoBlaze je založen na 8bitové architektuře RISC procesoru ; rychlost práce na FPGA rodiny Virtex 4 může dosáhnout 100 MIPS . Pro přístup k periferiím má procesor 8bitovou sběrnici, pomocí které lze samostatně číst a zapisovat až 256 portů.
PicoBlaze je distribuován jako zdrojový kód ve VHDL a Verilog [1] pro bezplatné použití na produktech Xilinx. Architektonické vlastnosti zaručují nejlepší výkon pro FPGA Spartan a Virtex. Xilinx navrhuje použít speciální software pro překlad zdrojového kódu v jazyce Assembly. Syntaxe zdrojového jazyka je záměrně zjednodušena kvůli jednoduchosti a rychlosti. Existuje také speciální nástrojový software vytvořený třetími stranami (Mediatronix a další). Alternativně existuje PacoBlaze , upravené jádro PicoBlaze distribuované pod licencí BSD .
Původně se projekt PicoBlaze jmenoval KCPSM, což znamená "Constant (K) Coded Programmable State Machine" - programovatelný konečný stroj s konstantním programem. Tvůrcem projektu je Ken Chapman, inženýr Xilinx, který vyvinul a implementoval PicoBlaze [2] (alternativní dekódování zkratky KCPSM je „Ken Chapman's PSM“).
Při vkládání PicoBlaze do projektu VHDL je nutné použít příslušný název komponenty KCPSM [3] . Například pro PicoBlaze3:
komponenta kcpsm3 je port ( adresa : out std_logic_vector ( 9 downto 0 ) ; instrukce : in std_logic_vector ( 17 downto 0 ) ; port_id : out std_logic_vector ( 7 downto 0 ) ; write_strobe : out std_logic ; out_port logic : out_vector 7 _ read_strobe : out std_logic , in_port : v std_logic_vector ( 7 downto 0 ), přerušení : v std_logic , interrupt_ack : out std_logic , reset : v std_logic , clk : v std_logic ); koncová složka ;Jádro KCPSM3 pro PicoBlaze podporuje:
Jádro KCPSM6 pro PicoBlaze podporuje:
Kromě toho jádro PicoBlaze:
Programy PicoBlaze musí být napsány v jazyce symbolických instrukcí . Programy napsané pro KCPSM3 vyžadují retranslaci, když je třeba je spustit na KCPSM6, ale ani v tomto případě neexistuje úplná kompatibilita pro řadu běžných příkazů. Pro ladění existuje softwarový simulátor.
Pomocí speciálních softwarových nástrojů lze program pro PicoBlaze nahradit přímo v souboru firmwaru FPGA (s příponou bit). Pomocí speciálních softwarových nástrojů si můžete stáhnout program PicoBlaze přímo do FPGA přes rozhraní JTAG .
Architektury procesorů založené na technologiích RISC | |
---|---|