POWER je mikroprocesorová architektura s omezenou instrukční sadou ( RISC ) vyvinutá a vyvinutá společností IBM . Název byl později dešifrován jako Performance Optimization With Enhanced RISC (optimalizace výkonu založená na rozšířené architektuře RISC). Toto slovo také označuje řadu mikroprocesorů používajících specifikovanou instrukční sadu. Používají se jako centrální procesorová jednotka v mnoha mikropočítačích, vestavěných systémech , pracovních stanicích , sálových počítačích a superpočítačích .
Architektura POWER prošla ve svém vývoji několika generacemi. Počínaje POWER3 podporují mikroprocesory úplnou sadu instrukcí 64bitové architektury PowerPC a nepodporují starší instrukce, které byly z architektury odstraněny ve stejnou dobu jako standard PowerPC. Podpora byla také zrušena pro rozšířené instrukce POWER2 , jako jsou lfq a stfq.
Pro diskusi o produktech založených na architektuře je určena komunita Power.org (která zahrnuje zejména vývoj PowerPC a Cell ). Právě tam se doporučuje kontaktovat vývojáře a výrobce využívající platformu.
Na webových stránkách IBM jsou k dispozici příručky, které podrobně popisují rozdíly v instrukčních sadách mezi architekturami POWER, POWER2 a PowerPC, POWER5. [jeden]
V roce 1974 IBM začala pracovat na velkém přepínacím systému schopném spojit nejméně 300 telefonních hovorů za sekundu. Výpočty předpokládaly, že bude nutné provést 20 000 instrukcí pro každé spojení a bez prodlení pro zbytek volání. Byl tedy vyžadován výkon alespoň 12 MIPS což bylo v té době extrémně velké. Pomohl pouze fakt, že by se dala výrazně zjednodušit vnitřní struktura mikroprocesoru, protože by musel provádět pouze vstupně-výstupní operace, větvení, sčítání v registrech, vykládání obsahu registrů do paměti a dalších registrů, a nebylo by musí vůbec provádět složité výpočty.
Tato jednoduchá organizace příkazů, ve které každý příkaz provádí pouze jeden krok ve velkém algoritmu a musí být dokončen v jasně stanoveném časovém období, byla později nazvána RISC .
V roce 1975 byl projekt telefonní ústředny omezen a záležitost nikdy nedospěla k funkčnímu prototypu . Za designovými pracemi se však rýsovala slibná architektura univerzálního procesoru , takže pokračovalo ve Výzkumném centru Thomase Watsona budově číslo 801. Tak dostal projekt své nové jméno.
Schopnost provádět více příkazů současně pomocí více stavebních bloků byla studována v projektu 801 po dobu dvou let, podobná práce byla prováděna pro stroje IBM System / 360 Model 91 (postavené na bázi architektury CISC ) a CDC 6600 . Cílem bylo zjistit, zda procesor s omezenou sadou jednoduchých instrukcí může provést několik instrukcí za cyklus hodin a jaké změny je třeba provést na hardwaru, aby to bylo možné.
Pro zlepšení výkonu obsahoval vyvinutý procesor samostatné bloky větvení, logiky a aritmetiky s plovoucí desetinnou čárkou. Oproti projektu "801" byla architektura výrazně rozšířena pro paralelní zpracování příkazů. Pro výrobu bylo původně plánováno použití emitor-coupled logic (ECL) na bipolárních tranzistorech, ale v roce 1984 technologie CMOS poskytla lepší hustotu prvků a rychlost přepínání.
V roce 1985 zahájilo Thomas Watson Research Center vývoj druhé generace RISC procesoru, projekt byl pojmenován „Amerika“. V roce 1986 začala kancelář IBM v Austinu pracovat na řadě RS/6000, která byla nástupcem tohoto projektu.
V roce 1990 byly vydány první počítače pod značkou IBM s procesorem architektury POWER: „RISC System/6000“ (také „ RS/6000 “). Tato řada byla rozdělena do dvou tříd: pracovní stanice a servery založené na architektuře POWERstation a POWERserver. Centrální procesorová jednotka nazvaná RIOS (později RIOS I nebo POWER1 ) se skládala z 11 samostatných čipů : mezipaměť instrukcí, jednotka aritmeticko-logických operací, jednotka s pohyblivou řádovou čárkou, 4 čipy mezipaměti dat, správce paměti, 2 I/O jednotky, generátor hodin.
Pro stanice RS / 6000 s nízkým výkonem byla vyvinuta jednopouzdrová verze RIOS s názvem RSC ( RISC Single Chip - RISC na jednom čipu); poprvé spatřil světlo v roce 1992.
5 let po zahájení vývoje IBM oznámila zahájení dodávek systémů RISC 6000 . Byl to první vývoj podporovaný operačním systémem AIX v nové architektuře zvané POWER. První implementace architektury obsahovala řešení s jedním balíčkem (na jednom čipu) pro embedded aplikace a řešení s více balíčky nazvané POWER/RIOS.
Projekt Amazon byl zahájen v roce 1990 s cílem vytvořit architekturu schopnou podporovat AIX i OS/400 . Vývojový tým OS/400 byl zaneprázdněn vytvářením instrukční sady RISC, která by nahradila instrukční sadu CISC používanou na systémech AS/400 . Jejich práce vyústila v instrukční sadu založenou na IMPI rozšířenou na 64 bitů a doplněnou o několik RISC instrukcí pro urychlení komerčních výpočtů, které jsou pro AS/400 tak charakteristické. Vedení společnosti se snažilo prosadit architekturu PowerPC, ale bylo odmítnuto, protože PowerPC bylo nesrovnatelné s měřítkem AS/400. Nakonec bylo vypracováno kompromisní řešení v podobě rozšíření instrukční sady PowerPC s názvem Amazon.
Ve stejné době tým systému RS/6000 ignoroval procesory PowerPC, protože potřebovaly pokročilé funkce standardu POWER2 . Tyto funkce byly přidány také do Amazonu a od té doby je instrukční sada PowerPC schopna běžet na architekturách RS/6000 a AS/400.
Prvním projektem na vývoj takového procesoru byl Belatrix (jméno hvězdy v souhvězdí Orion, nazývané také Amazonka). Tento projekt si kladl příliš vysoké cíle a byl před dokončením ukončen. Tým Austin (kde byl vyvinut RS/6000) se chopil vývoje 64bitového procesoru architektury PowerPC s rozšířením POWER2 , tj. POWER3 , a tým Rochester (autoři AS/400) stejného procesoru s vysokým výpočetním výkonem, ale c rozšířeními AS/400. Třetí tým, v Endicott, byl přiveden k vývoji procesoru s nízkou spotřebou energie podobného tomu Rochester.
V roce 1995 byly vydány následující procesory architektury AS/400: A25/30 Muskie, výkonný multi-frame a A10 Cobra, single-frame.
Verze Rochester byla odložena až do roku 1997. Byl zabudován jak do strojů RS/6000 pod názvem IBM RS64 a strojů AS/400, tak i do pozdějších dalších procesorů této řady.
Trvalo nejméně 5 let, než byla pro procesor RIOS/POWER1 vytvořena náhrada POWER2 . Byl k němu přidán druhý blok aritmeticko-logických operací a druhý blok výpočtů s pohyblivou řádovou čárkou. Kromě toho byla rozšířena sada příkazů:
V roce 1996 byla vyvinuta jednočipová verze POWER2, P2SC ( POWER2 Super Chip - POWER2 superchip).
V roce 1991 IBM rozpoznalo potenciál procesoru POWER jako komodity pro ostatní výrobce počítačů. Návrh byl předložen společnosti Apple a zahrnoval vzájemnou spolupráci na vývoji rodiny procesorů s jedním balíčkem. Apple brzy přivedl Motorolu do mixu jako svého největšího zákazníka mikroprocesorů pro stolní počítače, což umožnilo Motorole zkušenosti s velkoobjemovou výrobou a vytvořením redundantního zdroje procesorů pro Apple. Tato třístranná spolupráce se nazývala aliance AIM – podle prvních písmen názvů Apple, IBM, Motorola (v angličtině též slovo goal .).
Prvním výsledkem spolupráce byl vývoj (2 roky po startu) architektury PowerPC , upravená verze POWER. Byly přidány výpočty s plovoucí desetinnou čárkou na jednoduchých číslech s přesností, univerzální násobení a dělení registr po registru, některé další byly odstraněny - zejména speciální varianta násobení a dělení registrem MQ . Kromě toho byla vytvořena 64bitová verze architektury.
První čip nové generace byl PowerPC 601 , založený na RSC. Další informace o této řadě procesorů naleznete v článku PowerPC .
Procesor POWER3 byl představen v roce 1998. Podporoval celou 64bitovou instrukční sadu POWER, včetně všech tehdy dostupných rozšířených instrukcí, a obsahoval dvě jednotky s pohyblivou řádovou čárkou, tři jednotky s pevnou řádovou čárkou a dvě jednotky načítání/vyjímání.
Všechny následující generace procesorů POWER podporovaly úplnou sadu instrukcí, takže nezůstaly žádné možnosti, které by podporovaly pouze striktně POWER nebo POWER2.
Mikroprocesor POWER4 , první ze série GIGA , byl oznámen v roce 1999 a vydán v roce 2001. Byl to 64bitový procesor, který podporoval úplnou sadu instrukcí. Podporoval také rozšíření AS/400, díky čemuž je dostupný na systémech RS/6000 a AS/400, aby nahradil POWER3 a RS64. Sada instrukcí byla doplněna o několik nových instrukcí (např . mfcr ), které mají pole operandu, což umožnilo opravit nový standard PowerPC 2.00 .
Generace POWER5 byla představena v roce 2004. Procesor se stal dvoujádrovým, s podporou simultánního multithreadingu (současné provádění dvou řetězců příkazů), tedy funguje jako 4 logické procesory. Vyrobeno procesní technologií 130 nm SOI . Pomocí technologie Virtual Vector Architecture (zkr. ViVA, rusky Virtual Vector Architecture , anglicky ) lze několik procesorů POWER5 spojit do jediného vektorového procesoru . Kromě toho byla instrukční sada rozšířena o několik instrukcí.
Následné vydání POWER5+ dále rozšířilo instrukční sadu, nová sada se jmenovala ISA 2.02 .
Vydáno 21. května 2007 [2] . Přinesl instrukce VMX (paralelní zpracování dat) na standard POWER , aktualizoval ViVA na verzi 2, čímž udělal velký krok vpřed od přechodu z POWER3 na POWER4 . Dvoujádrový design, frekvence až 4,7 GHz při 65nm SOI . Obsahuje vyvinutý systém interakce s dalšími podobnými procesory. Spotřeba energie na stejné úrovni jako POWER5 , zatímco výkon je dvojnásobný.
Vydáno v roce 2010 [3] . Vyrábí se podle výrobního procesu 45 nm SOI, má až 8 jader na procesor, frekvence je od 3 do 4,25 GHz. Teoretický výkon na jádro je 33,12 G FLOPS a až 264,96 G FLOPS na procesor.
Procesor POWER7 je známý tím, že byl použit v superpočítači IBM Watson , který soutěžil s člověkem v televizním kvízu Jeopardy! a vyhrál. Superpočítač IBM Watson se dnes používá ve zdravotnictví a finančním sektoru.
V srpnu 2012 představil Hot Chips 24 aktualizovanou verzi POWER7+, vyrobenou pomocí 32 nm procesní technologie SOI. Až 8 jader na čip, každé jádro vykonává až 4 vlákna. [čtyři]
Představeno v roce 2013, vyrobeno ve 22nm SOI. 6 nebo 12 jader na čip, takt od 2,5 do 5 GHz, každé jádro vykonává až 8 vláken současně.
Procesor má sdílenou mezipaměť L3 o velikosti 48 MB (6jádrové modely) nebo 96 MB (12jádrové modely).
Procesor má vestavěné vysoce výkonné paměťové řadiče ( DDR3 / DDR4 ) a systémové I/O kanály (port CAPI založený na PCI Express 3.0 [5] [6] , včetně těch pro připojení ASIC , FPGA , GPU [7] [ 8] ).
Napájení procesoru je řízeno integrovaným mikrokontrolérem na bázi PowerPC 405 s 512 kB paměti SRAM , nastavující 1764 vestavěných regulátorů napětí [9] [10] .
Jednotka skalárního vektoru s pohyblivou řádovou čárkou poskytuje až 8 výsledků s pohyblivou řádovou čárkou s dvojnásobnou přesností pro špičkový výkon 384 G FLOPS na procesor.
U mnoha typů zátěží vykazuje procesor POWER8 2–3násobný nárůst výkonu ve srovnání s předchozím procesorem POWER7 [4] [11] .
Návrh další generace procesorů POWER9 iniciovala IBM souběžně s vývojem POWER8 [12] . Očekávalo se, že nový typ procesorů bude poprvé podporovat prvky standardu Power ISA 3.0, včetně instrukcí VSX-3 a podpory technologie nVidia NVLink [13] [14] .
Americké ministerstvo energetiky ve spojení s Oak Ridge National Laboratory a Livermore National Laboratory podepsalo smlouvu s IBM a nVidia na vybudování dvou superpočítačů Summit a Sierra založených na procesorech POWER9 a Volta [15] [16] [17] .
POWER9 se vyrábí 14nm procesem a je dostupný ve dvou verzích. Architektura POWER9 je otevřena pro licencování a úpravy členům OpenPOWER Foundation [18] .
Vnitřní jednotky POWER jsou odvozeny z projektu 801, který je považován za první skutečný RISC procesor. Posledně jmenovaný našel použití ve výpočetních blocích vyráběných IBM, ale nestal se široce známým, dokud nebyl v polovině 80. let vydán počítač IBM PC/RT .
Současně s uvedením PC/RT spustila IBM Project America s cílem vytvořit nejvýkonnější centrální procesorovou jednotku na trhu. V té době se zdály být nejdůležitější dva problémy:
Project America se zaměřil na výpočty s pohyblivou řádovou čárkou a postupem času se rozšířil o nové algoritmy pro 64bitové násobení a dělení s dvojitou přesností v jednom cyklu vyvinuté na počátku 80. let. Matematický koprocesor byl oddělenou částí od dekodéru a celočíselné aritmetické jednotky, která umožňovala současné provádění výpočtů s pohyblivou řádovou čárkou i celých čísel. To vše bylo doplněno o vyvinutý dekodér, který si uměl paralelně vyžádat jednu instrukci, další dešifrovat a další dvě poslat prováděcím jednotkám. Výsledkem byl vůbec první praktický superskalární procesor.
Obsahoval třicet dva 32bitových celočíselných registrů a dalších třicet dva 64bitových registrů s pohyblivou řádovou čárkou, každý ve své vlastní sekci. Kromě toho bylo uvnitř větveného bloku několik registrů pro interní potřeby, zejména čítač adres.
Zatímco 801 bylo jednoduché zařízení, přehnaná práce z něj udělala složitý procesor, mnohem složitější než většina konkurenčních produktů RISC. Například instrukční sada POWER (a PowerPC) obsahuje více než 100 operačních kódů s proměnnou délkou , z nichž mnohé jsou modifikacemi ostatních. Pro srovnání, architektura ARM má pouze 34 instrukcí.
Design má také jednu neobvyklou vlastnost: virtuální adresní prostor . Všechny adresy jsou během provozu převedeny na 52bitovou reprezentaci, takže každý program má plochý 32bitový adresní prostor, ale každý může tyto bloky zabírat libovolně[ specifikovat ] .
První POWER1 procesor se skládal ze 3 bloků: větvení, celočíselné operace a výpočty s plovoucí desetinnou čárkou. Všechny byly sestaveny na poměrně velké základní desce. Používá se hlavně v pracovních stanicích RS/6000 . Varianta RSC byla jednočipová varianta, která byla stejně jako vícečipová použita v RS/6000.
POWER2 byl nástupcem POWER1 s vylepšeními, která pocházela z reálného používání. Jeho provoz se ukázal jako nejdelší: od začátku v roce 1993 na 5 let. Byla zde druhá jednotka s pohyblivou řádovou čárkou, 256 KB mezipaměť , 128bitová matematika s pohyblivou řádovou čárkou.
POWER3 následoval v roce 1998 s plnou 64bitovou organizací, ale zachoval si kompatibilitu s plnou instrukční sadou POWER. To se stalo od třetí verze důležitým rozlišovacím znakem všech procesorů POWER. Byl také přidán třetí blok aritmeticko-logických operací a druhý příkazový dekodér, celkem tedy 8 funkčních bloků.
POWER4 spojil dva identické procesory POWER3 na jednom čipu, zrychlil je a přidal vysokorychlostní komunikační sběrnice až ke 3 sousedním procesorům. Tuto generaci lze tedy na základní desce kombinovat do 8-procesorových SMP systémů. V situaci, kdy úloha vyžaduje velkou šířku pásma, spíše než paralelní výpočty, lze jedno jádro v páru vypnout a zbývající jádra budou mít plný přístup k vysokorychlostní sběrnici a L3 cache. Mnozí považovali POWER4 v té době za nejproduktivnější dostupný procesor, a to i bez jeho kombinace do čtyř.
POWER5 byl vydán v roce 2004. Verze 1,9 GHz dosáhla nejvyššího skóre SPECfp pro jeden procesor ze všech komerčně dostupných procesorů. Na jejich základě jsou postaveny servery řady eServers modelů i5 a p5. Mezi vylepšení oproti POWER4 patří: větší mezipaměť L2, řadič paměti na čipu , vícevláknové zpracování (OS vidí více procesorů místo jednoho), vylepšený mechanismus řízení spotřeby, speciální režim jednoho jádra, hypervizor a eFuse (eliminace hardwaru). .
Hlavní inženýr mikroprocesorů IBM Ravi Arimili řekl: "Návrh POWER5 je řešení střední třídy, které lze škálovat až na vysoce výkonné výpočty a až na blade servery." Servery IBM postavené na tomto procesoru podporují funkce virtualizace : logické dělení a dělení na mikrooddíly. Pro každý CPU lze vytvořit až 10 logických oddílů, velké 64bitové operační systémy podporují až 256 nezávislých operačních systémů. Paměť, výkon procesoru a I/O kanály lze dynamicky přerozdělovat mezi logické části.
V roce 2007 byl oficiálně oznámen POWER6 .
8. února 2010 IBM představilo výpočetní systémy založené na procesoru POWER7 .
První procesor architektury PowerPC , nazvaný PowerPC 601, byl nástupcem procesoru RSC, některé základní instrukce byly prováděny pomocí emulace přes sběrnicové rozhraní, podobně jako Motorola 88000 design . Toto řešení umožnilo IBM použít 601 v různých modelech počítačů a přizpůsobit strukturu základní desky daným požadavkům. Později se přesto architektury PowerPC a POWER oddělily, i když dodnes zůstávají kompatibilní na úrovni strojových instrukcí.
Byl vyroben procesor RS64, byl založen na architektuře PowerPC (a tedy POWER) a byl použit v systémech RS/6000 a AS/400. Optimalizováno pro komerční výpočty a nemá velký výkon ve výpočtech s pohyblivou řádovou čárkou, které jsou typické pro POWER. POWER4 byl postupně nahrazen.
Procesor Gekko byl vytvořen pro Nintendo GameCube , upravenou verzi PowerPC 750CXe. Procesor pro další generaci konzolí, Wii , byl také vyvinut ve zdech IBM.
Konstrukce známého procesoru Cell je založena na použití jednoduchého vícevláknového jádra běžícího na vysokém taktu a spojeného s osmi samostatnými vektorovými koprocesory. Používá se v herní konzoli Sony PlayStation 3 a v některých úlohách výkonově mnohonásobně předčí tehdejší stolní procesory, které o tento vývoj vzbudily značný zájem.
A konečně, herní konzole Xbox 360 také spoléhá na procesor IBM Xenon , který se skládá ze tří jader pracujících na frekvenci 3,2 GHz.
| Architektury procesorů založené na technologiích RISC | |
|---|---|
| Architektura POWER | |
|---|---|
| historický | |
| Proud | |
| související témata | |