Počítadlo (elektronika)

Aktuální verze stránky ještě nebyla zkontrolována zkušenými přispěvateli a může se výrazně lišit od verze recenzované 8. prosince 2017; kontroly vyžadují 12 úprav .

Čítač počtu impulsů  je zařízení, na jehož výstupech je získáván binární nebo binárně-dekadický kód určený počtem přijatých impulsů. Počítadla mohou být postavena na dvoustupňových D-flip-flops , T-flip-flops a JK-flip-flops .

Hlavním parametrem čítače je čítací modul - maximální počet jednotlivých signálů, které může čítač spočítat. Čítače se označují ST (z anglického čítač).

Klasifikace

Počítadla jsou klasifikována:

Binární čítače

Schéma binárního čítače lze získat pomocí formální syntézy , ale heuristický se zdá být vizuálnější. Pravdivostní tabulka binárního čítače je posloupnost binárních čísel od nuly do , kde n je kapacita čítače. Pozorování číslic čísel tvořících tabulku vede k pochopení blokového diagramu binárního čítače. Stavy nejméně významné číslice při zobrazení v odpovídajícím sloupci tabulky ukazují střídání nul a jedniček ve tvaru 01010101 ..., což je přirozené, protože nejméně významná číslice přijímá vstupní signál a přepíná z každé vstupní akce. V další číslici je sledována posloupnost dvojic nul a jedniček ve tvaru 00110011 .... Ve třetí číslici se vytvoří posloupnost čtyř nul a jedniček 00001111 ... atd. Z tohoto pozorování je vidět, že další číslice v senioritě spíná na frekvenci, která je dvakrát menší než tato.

Je známo, že počítací spoušť dělí frekvenci vstupních impulsů dvěma. Porovnáním této skutečnosti s výše uvedeným vzorem vidíme, že čítač může být sestaven jako řetězec postupně začleněných spouštěčů počítání. Mimochodem, všimněte si, že podle GOST jsou vstupy prvků zobrazeny vlevo a výstupy vpravo. Dodržování tohoto pravidla vede k tomu, že v čísle obsaženém v počítadle jsou spodní číslice umístěny vlevo od starších.

Binární čítače s paralelním přenosem a sousedním kódováním

Výše jsou uvažována schémata binárních sekvenčních čítačů, to znamená takových čítačů, u kterých při změně stavu určitého spouštěče je vybuzen další spouštěč a spouštěče nemění své stavy současně, ale sekvenčně. Pokud v této situaci musí n spouštěčů změnit svůj stav, pak bude k dokončení tohoto procesu zapotřebí n časových intervalů, které odpovídají době změny stavu každého ze spouštěčů. Tato sekvenční povaha činnosti je příčinou dvou nevýhod sériového čítače: nižší četnost čítání ve srovnání s paralelními čítači a možnost falešných signálů na výstupu obvodu. U paralelních čítačů jsou hodinové signály posílány do všech klopných obvodů současně.

Sekvenční povaha spouštěcích přechodů čítače je zdrojem falešných signálů na jeho výstupech. Například ve čtyřbitovém čítači, který počítá v konvenčním čtyřbitovém binárním kódu s „váhami“ bitů 8-4-2-1, se při přechodu ze stavu do stavu objeví na výstupu následující sekvence stavů :

To znamená, že při přechodu ze stavu 7 do stavu 8 se na vstupech čítače na krátkou dobu objeví kódy odpovídající stavům 6; čtyři; 0. Změna těchto mezistavů může způsobit nesprávnou činnost jiných logických obvodů, například pokud je k takovému čítači připojen dekodér , mohou se na jeho výstupech 0, 4, 6 krátce objevit aktivní stavy, které mohou chybně změnit stavy další spouštěče k nim připojené na vstupech - tento nežádoucí jev se nazývá logické závody nebo signální závody. Závody lze eliminovat použitím počítadel s kódováním sousedních nebo protizávodních stavů, například počítáním v reflexním Grayově kódu .

Pro zkrácení doby přechodových procesů je možné implementovat čítač ve variantě s přiváděním vstupních počítacích impulsů současně do všech spouštěčů. V tomto případě získáme čítač s paralelním přenosem.

Podle schémat čítačů s paralelním přenosem jsou sestrojeny čítače, jejichž spínací zpoždění jedné spouště je úměrné periodě počítaných impulsů.

Příklad . Pokud je spínací zpoždění jednoho spouštěče 30 ns, pak při sestavování čítače podle schématu se sekvenčním přenosem více než čtyř bitů, pracujícím v konvenčním binárním kódu, s periodou počítání impulsů 120 ns a méně, počítání poruch začne, přenos se nestihne šířit řetězcem spouštěčů před příchodem dalšího počítacího impulsu.

U čítačů s paralelním přenosem jsou na informační vstupy spouštěčů odesílány signály, které jsou logickou funkcí stavu čítače a určují konkrétní spouštěče, které by měly při daném vstupním impulsu změnit svůj stav. Princip hradlování je následující: klopný obvod změní svůj stav při průchodu dalšího synchronizačního impulsu, pokud všechny předchozí klopné obvody byly ve stavu logické jednotky.

Paralelní čítače mají vyšší výkon ve srovnání se sériovými, protože logická funkce z aktuálního stavu čítače a počítacího impulsu je posílána na spínací vstupy všech spouště současně.

Maximální rychlost mají synchronní čítače s paralelním přenosem, jejichž strukturu zjistíme heuristicky uvažováním procesů přičítání jedničky k binárním číslům a odčítání od nich.

Sériově paralelní čítače přenosů

V souvislosti s omezením konstrukce čítačů s paralelním přenosem velké kapacity jsou široce používány čítače se skupinovou strukturou, případně čítače se sérioparalelním přenosem. Číslice takových čítačů jsou rozděleny do skupin, ve kterých je organizován princip paralelního přenosu. Samotné skupiny jsou propojeny sekvenčně pomocí konjunktorů , které tvoří přenos do další skupiny s jediným stavem všech předchozích triggerů. Pokud je stav všech spouštěčů skupiny jediný, příchod dalšího vstupního signálu vytvoří přenos z této skupiny. Tato situace připraví meziskupinový konjunktor na předání vstupního signálu přímo do další skupiny.

V nejhorším případě pro výkon, kdy přenos prochází všemi skupinami a vstupuje do vstupu poslední,

t SET = t • (ĺ - 1) + t GR ,

kde ĺ je počet skupin, t GR  je čas vytvoření kódu ve skupině.

Ve vyvinuté řadě IC je obvykle 5 ... 10 variant binárních čítačů, vyrobených ve formě čtyřmístných skupin (sekcí). Kaskádování sekcí lze provádět jejich přepínáním do série podél přenosových řetězců, organizováním paralelně-sériových přenosů nebo u složitějších elektroměrů se dvěma přídavnými řídicími vstupy pro povolení počtu a povolení přenosu organizováním paralelních přenosů jak ve skupinách, tak mezi nimi.

Charakteristickým rysem binárních čítačů synchronního typu je přítomnost situací se současným přepínáním všech jeho číslic (například pro součtový čítač při přepínání z kombinace kódů 11 ... 1 na kombinaci 00 ... 0 při přetečení čítače a je generován přenosový signál). Současné sepnutí mnoha spouští vytváří významný proudový impuls v napájecích obvodech řídicí jednotky a může vést k poruše jejich činnosti. V návodech k použití některých LSI/VLSI programovatelné logiky je proto zejména omezení kapacity binárních čítačů o danou hodnotu k (například 16). Pokud je nutné použít čítač s větší kapacitou, doporučuje se přejít na Gray kód, u kterého jsou přechody z jedné kombinace kódů do druhé doprovázeny přepínáním pouze jednoho bitu. Je pravda, že pro získání výsledku počítání v binárním kódu budete muset použít další převodník kódu, ale to je cena, kterou musíte zaplatit za odstranění vysokointenzivních proudových impulsů v silových obvodech.

Viz také

Poznámky

  1. ↑ Galkin A. S., Gribok V. P., Kazakov V. M. . Vyzváněcí čítač na potenciálních logických prvcích , binárně kódovaný ternární/AC SU1466009 . Archivováno z originálu 15. února 2017. Staženo 16. června 2010.
  2. ↑ Čítače. Johnsonův pult. . Získáno 24. června 2009. Archivováno z originálu 22. září 2008.

Odkazy

 Mikrokontroléry
Architektura
8bitový
16bitový
32bitový
Výrobci
Komponenty
Obvod
Rozhraní
OS
Programování