Analogově digitální převodník

Aktuální verze stránky ještě nebyla zkontrolována zkušenými přispěvateli a může se výrazně lišit od verze recenzované 28. června 2017; kontroly vyžadují 73 úprav .

Analogově-digitální převodník [1] [2] [3] ( ADC , anglicky Analog-to-digital convertor, ADC ) je zařízení, které převádí vstupní analogový signál na diskrétní kód ( digitální signál ).

Zpětný převod se provádí pomocí digitálně-analogového převodníku (DAC, DAC).

ADC je obvykle elektronické zařízení, které převádí napětí na binární digitální kód. Některá neelektronická zařízení s digitálním výstupem by však měla být také klasifikována jako ADC, jako jsou některé typy převodníků úhlu na kód . Nejjednodušší jednobitový binární ADC je komparátor .

Rozlišení

Rozlišení ADC – minimální změna velikosti analogového signálu, kterou může daný ADC převést – souvisí s jeho bitovou hloubkou. V případě jediného měření bez zohlednění šumu je rozlišení přímo určeno bitovou hloubkou ADC .

Bitová hloubka ADC charakterizuje počet diskrétních hodnot, které může převodník produkovat na výstupu. V binárních ADC se měří v bitech , v ternárních ADC se měří v tritech . Například binární 8bitový ADC je schopen vydávat 256 diskrétních hodnot (0…255) , protože ternární 8bitový ADC je schopen vydávat 6561 diskrétních hodnot, protože . $2^{8}=256$ $3^{8}=6561$

Rozlišení napětí se rovná rozdílu mezi napětími odpovídajícími maximálnímu a minimálnímu výstupnímu kódu, děleno počtem výstupních diskrétních hodnot. Například:

Příklad 1
- Vstupní rozsah = 0 až 10 voltů
- Bitová hloubka binárního ADC 12 bitů: 2 12 = 4096 kvantizačních úrovní
- Binární rozlišení ADC napětí: (10-0)/4096 = 0,00244 voltu = 2,44 mV
- Bitová hloubka ternární ADC 12 trit: 3 12 = 531 441 kvantizační úroveň
- Rozlišení napětí ternárního ADC: (10-0)/531441 = 0,0188 mV = 18,8 µV
Příklad 2
- Vstupní rozsah = -10 až +10 voltů
- Bitová hloubka binárního ADC 14 bitů: 2 14 = 16384 kvantizačních úrovní
- Binární rozlišení ADC napětí: (10-(-10))/16384 = 20/16384 = 0,00122 voltu = 1,22 mV
- Bitová hloubka ternární ADC 14 trit: 3 14 = 4 782 969 kvantizačních úrovní
- Rozlišení napětí ternárního ADC: (10-(-10))/4782969 = 0,00418 mV = 4,18 µV

V praxi je rozlišení ADC omezeno poměrem signálu k šumu vstupního signálu. Při vysoké intenzitě šumu na vstupu ADC je nemožné rozlišit sousední úrovně vstupního signálu, to znamená, že se zhoršuje rozlišení. V tomto případě je skutečně dosažitelné rozlišení popsáno efektivním počtem bitů ( ENOB ), který je menší než skutečná bitová hloubka ADC. Při převodu vysoce zašuměného signálu jsou spodní bity výstupního kódu prakticky nepoužitelné, protože obsahují šum. Pro dosažení uvedené bitové hloubky musí být poměr signálu k šumu vstupního signálu přibližně 6 dB pro každý bit bitové šířky (6 dB odpovídá dvojnásobné změně úrovně signálu).

Typy konverzí

Podle metody použitých algoritmů se ADC dělí na:

Sekvenční přímá konverze
postupné přibližování
Sériový s modulací sigma-delta
Paralelní jednostupňové
Paralelní dvou a vícestupňové (dopravník)

ADC prvních dvou typů implikuje ve svém složení povinné použití zařízení pro vzorek a zadržení (SHA). Toto zařízení se používá k uložení analogové hodnoty signálu po dobu potřebnou k provedení převodu. Bez něj bude výsledek konverze sériového typu ADC nespolehlivý. Vytvářejí se integrální postupné aproximační ADC, které obsahují SHA a vyžadují externí SHA .

Lineární ADC

Většina ADC je považována za lineární , ačkoli analogově-digitální převod je neodmyslitelně nelineární proces (protože operace převodu spojitého na diskrétní prostor je nelineární operace).

Termín lineární ve vztahu k ADC znamená, že rozsah vstupních hodnot mapovaných na výstupní digitální hodnotu lineárně souvisí s touto výstupní hodnotou, to znamená, že výstupní hodnota k je dosažena s rozsahem vstupních hodnot od

m ( k + b )

před

m ( k + 1 + b ),

kde m a b jsou nějaké konstanty. Konstanta b má obvykle hodnotu 0 nebo −0,5. Pokud b = 0, ADC se nazývá kvantizér s nenulovým krokem ( střední vzestup ), ale pokud b = −0,5, pak se ADC nazývá kvantizér s nulou ve středu kvantizačního kroku ( střední krok ).

Nelineární ADC

Pokud by hustota pravděpodobnosti amplitudy vstupního signálu měla rovnoměrné rozložení , pak by poměr signálu k šumu (aplikovaný na kvantizační šum) byl maximální možný. Z tohoto důvodu je signál před amplitudovou kvantizací obvykle veden přes bezinerciální převodník, jehož přenosová funkce opakuje distribuční funkci samotného signálu. To zlepšuje věrnost přenosu signálu, protože nejdůležitější oblasti amplitudy signálu jsou kvantovány s lepším rozlišením. V souladu s tím bude během digitálně-analogového převodu nutné zpracovat signál funkcí, která je inverzní k distribuční funkci původního signálu.

Jedná se o stejný princip používaný u kompandérů používaných v magnetofonech a různých komunikačních systémech, jeho cílem je maximalizovat entropii . (Nepleťte si kompander s kompresorem !)

Například hlasový signál má Laplaciovu distribuci amplitudy. To znamená, že okolí amplitudy nuly nese více informací než oblasti s větší amplitudou. Z tohoto důvodu se v systémech přenosu hlasu často používají logaritmické ADC pro zvýšení dynamického rozsahu přenášených hodnot, aniž by se změnila kvalita přenosu signálu v oblasti s nízkou amplitudou.

8bitové a-law nebo μ-law logaritmické ADC poskytují široký dynamický rozsah a vysoké rozlišení v nejkritičtějším rozsahu nízkých amplitud; lineární ADC s podobnou kvalitou přenosu by musel být široký asi 12 bitů.

Charakteristika

Přenosová charakteristika ADC je závislost číselného ekvivalentu výstupního binárního kódu na hodnotě vstupního analogového signálu. Mluvte o lineárních a nelineárních ADC. Toto rozdělení je podmíněné. Obě přenosové charakteristiky jsou stupňovité. Ale pro „lineární“ ADC je vždy možné nakreslit takovou přímku, aby všechny body přenosové charakteristiky odpovídaly vstupním hodnotám (kde je krok vzorkování, k leží v rozsahu 0..N , kde N je bitová hloubka ADC) jsou od ní ve stejné vzdálenosti. $\delta \cdot 2^{k}$ $\delta$

Přesnost

Existuje několik zdrojů chyb ADC. Kvantizační chyby a (za předpokladu, že ADC musí být lineární) nelinearity jsou vlastní jakékoli analogově-digitální konverzi. Kromě toho existují tzv. aperturní chyby , které jsou důsledkem jitteru ( angl. jitter ) hodinového generátoru, objevují se při převodu signálu jako celku (a ne jednoho vzorku).

Tyto chyby se měří v jednotkách zvaných LSD ( Least DigitVe výše uvedeném příkladu 8bitového binárního ADC je chyba v 1 LSB 1/256 celého rozsahu signálu, tj. 0,4 %, v 5bitovém ternárním ADC je chyba v 1 LSB 1/243 plný rozsah signálu, tj. 0,412 %, v 8-tritovém ternárním ADC je chyba v 1 MZR 1/6561, tedy 0,015 %.

Chyby kvantifikace

Kvantizační chyby jsou důsledkem omezeného rozlišení ADC. Tento nedostatek nelze odstranit žádným typem analogově-digitální konverze. Absolutní hodnota chyby kvantizace pro každý vzorek je v rozsahu od nuly do poloviny LSM.

Amplituda vstupního signálu je zpravidla mnohem větší než LSM. V tomto případě chyba kvantizace nekoreluje se signálem a má rovnoměrné rozložení . Jeho střední kvadratická hodnota se shoduje se směrodatnou odchylkou rozdělení, která je rovna . V případě 8bitového ADC to bude 0,113 % celého rozsahu signálu. ${1 \over {\sqrt {12}}}\mathrm {LSB} \cca 0,289\ \mathrm {LSB}$

Nelinearita

Všechny ADC trpí chybami nelinearity, které jsou výsledkem fyzických nedokonalostí v ADC. To způsobí, že přenosová charakteristika (ve výše uvedeném smyslu) je odlišná od lineární (přesněji od požadované funkce, protože nemusí být nutně lineární). Chyby lze snížit kalibrací [4] .

Důležitým parametrem popisujícím nelinearitu je integrální nelinearita (INL) a diferenciální nelinearita (DNL).

Chyba clony (jitter)

Necháme digitalizovat sinusový signál . V ideálním případě se odečty provádějí v pravidelných intervalech. Ve skutečnosti však čas okamžiku měření podléhá kolísání v důsledku chvění přední části hodinového signálu ( clock jitter ). Předpokládejme , že nejistota okamžiku odečtení objednávky , dostaneme , že chybu způsobenou tímto jevem lze odhadnout jako $x(t)=A\sin 2\pi f_{0}t$ $\Delta t$

E_{ap}\leq |x'(t)\Delta t|\leq 2A\pi f_{0}\Delta t

Chyba je na nízkých frekvencích relativně malá, ale při vysokých frekvencích se může výrazně zvýšit.

Vliv chyby apertury lze ignorovat, pokud je její hodnota relativně malá ve srovnání s chybou kvantizace. Můžete tedy nastavit následující požadavky na jitter pro okraj hodinového signálu:

\Delta t<{\frac {1}{2^{q}\pi f_{0}}}

kde je bitová hloubka ADC. $q$

Bitová hloubka ADC	Maximální vstupní frekvence
Bitová hloubka ADC	44,1 kHz	192 kHz	1 MHz	10 MHz	100 MHz
osm	28,2 ns	6,48 ns	1,24 ns	124 ps	12,4 ps
deset	7,05 ns	1,62 ns	311 ps	31,1 ps	3,11 ps
12	1,76 ns	405 ps	77,7 ps	7,77 ps	777 fs
čtrnáct	441 ps	101 ps	19,4 ps	1,94 ps	194 fs
16	110 ps	25,3 ps	4,86 ps	486 fs	48,6 fs
osmnáct	27,5 ps	6,32 ps	1,21 ps	121 fs	12,1 fs
24	430 fs	98,8 fs	19,0 fs	1,9 fs	190 ak

Z této tabulky můžeme usoudit, že je vhodné použít ADC o určité kapacitě, s přihlédnutím k omezením způsobeným jitterem synchronizačního čela ( clock jitter ). Například je nesmyslné používat pro záznam zvuku přesný 24bitový ADC, pokud systém distribuce hodin nemůže poskytnout ultra nízkou nejistotu.

Obecně je kvalita hodinového signálu nesmírně důležitá nejen z tohoto důvodu. Například z popisu čipu AD9218 (Analog Devices):

Jakýkoli vysokorychlostní ADC je extrémně citlivý na kvalitu vzorkovacích hodin poskytovaných uživatelem. Traťový obvod je v podstatě směšovač. Jakýkoli šum, zkreslení nebo jitter časování na hodinách je kombinován s požadovaným signálem na analogově-digitálním výstupu.

To znamená, že jakýkoli vysokorychlostní ADC je extrémně citlivý na kvalitu digitalizačních hodin dodaných uživatelem. Obvod vzorku a přidržení je v podstatě směšovač (násobič). Jakýkoli šum, zkreslení nebo jitter hodin je smíchán s požadovaným signálem a odeslán na digitální výstup.

Vzorkovací frekvence

Analogový signál je spojitá funkce času a je převeden na sekvenci digitálních hodnot v ADC. Proto je nutné určit vzorkovací frekvenci digitálních hodnot z analogového signálu. Rychlost, kterou jsou vytvářeny digitální hodnoty, se nazývá vzorkovací frekvence ADC .

Plynule se měnící signál s omezenou šířkou pásma je digitalizován (to znamená, že hodnoty signálu jsou měřeny v časovém intervalu T - perioda vzorkování) a původní signál lze přesně rekonstruovat z časově diskrétních hodnot pomocí interpolace . Přesnost obnovy je omezena chybou kvantizace. Podle Kotelnikov-Shannonovy věty je však přesná rekonstrukce amplitudy možná pouze tehdy, je-li vzorkovací frekvence vyšší než dvojnásobek maximální frekvence ve spektru signálu.

Protože skutečné ADC nemohou provádět A/D převod okamžitě, musí být analogová vstupní hodnota udržována konstantní alespoň od začátku do konce procesu převodu (tento časový interval se nazývá doba převodu ). Tento problém je vyřešen použitím speciálního obvodu na vstupu ADC - zařízení typu sample-and-hold (SHA). SHA zpravidla ukládá vstupní napětí na kondenzátor , který je připojen ke vstupu přes analogový spínač: když je spínač sepnutý, vstupní signál je vzorkován (kondenzátor je nabíjen na vstupní napětí), když spínač je otevřen, je uložen. Mnoho ADC, vyrobených ve formě integrovaných obvodů , obsahuje vestavěný SHA.

Spektrální aliasing (aliasing)

Všechny ADC fungují vzorkováním vstupních hodnot v pevných intervalech. Výstupní hodnoty jsou tedy neúplným obrazem toho, co je na vstupu. Když se podíváme na výstupní hodnoty, není možné zjistit, jak se vstupní signál choval mezi vzorky. Pokud je známo, že se vstupní signál mění dostatečně pomalu vzhledem k vzorkovací frekvenci, lze předpokládat, že střední hodnoty mezi vzorky jsou někde mezi hodnotami těchto vzorků. Pokud se vstupní signál rychle mění, nelze dělat žádné předpoklady o středních hodnotách vstupního signálu, a proto není možné jednoznačně obnovit tvar původního signálu.

Pokud je sekvence digitálních hodnot produkovaných ADC někde převedena zpět do analogové formy pomocí digitálně-analogového převodníku , je žádoucí, aby výsledný analogový signál byl co nejblíže původnímu signálu. Pokud se vstupní signál mění rychleji, než jsou jeho vzorky odebírány, pak nelze signál přesně obnovit a na výstupu DAC bude přítomen falešný signál. Falešné frekvenční složky signálu (nepřítomné ve spektru původního signálu) se nazývají alias (falešná frekvence, vedlejší nízkofrekvenční složka). Rychlost alias závisí na rozdílu mezi frekvencí signálu a vzorkovací frekvencí. Například 2 kHz sinusová vlna vzorkovaná při 1,5 kHz by byla reprodukována jako 500 Hz sinusová vlna. Tento problém se nazývá frekvenční aliasing .

Aby se zabránilo aliasingu, musí signál přivedený na vstup ADC projít přes dolní propust, aby se potlačily spektrální složky, které překračují polovinu vzorkovací frekvence. Tento filtr se nazývá anti-aliasing (anti-aliasing) filtr, jeho použití je extrémně důležité při stavbě skutečných ADC.

Obecně je použití analogového vstupního filtru zajímavé nejen z tohoto důvodu. Zdálo by se, že digitální filtr, který se většinou aplikuje po digitalizaci, má nesrovnatelně lepší parametry. Pokud však signál obsahuje složky, které jsou mnohem výkonnější než užitečný signál a frekvenčně jsou od něj dostatečně daleko, aby byly účinně potlačeny analogovým filtrem, toto řešení vám umožní ušetřit dynamický rozsah ADC: je o 10 dB silnější než signál, v průměru dojde ke ztrátě tří bitů kapacity.

Zatímco aliasing je ve většině případů nežádoucí účinek, lze jej využít ve svůj prospěch. Tento efekt například eliminuje potřebu down - konverze při digitalizaci úzkopásmového vysokofrekvenčního signálu (viz směšovač ). K tomu však musí být analogové vstupní stupně ADC dimenzovány výrazně vyšší, než je požadováno pro standardní základní (video nebo nízké) ADC použití. K tomu je také nutné zajistit účinnou filtraci mimopásmových frekvencí před ADC, protože po digitalizaci neexistuje způsob, jak většinu z nich identifikovat a/nebo odfiltrovat.

-náhodné dithering signálu upravit

Některé charakteristiky ADC lze zlepšit použitím techniky rozkladu . Spočívá v přidání náhodného šumu ( bílý šum ) o malé amplitudě ke vstupnímu analogovému signálu. Amplituda šumu se zpravidla volí na úrovni poloviny LSM . Důsledkem tohoto přidání je, že stav LSM náhodně přechází mezi stavy 0 a 1 s velmi malým vstupním signálem (bez přidání šumu by byl LSM dlouhou dobu ve stavu 0 nebo 1). U signálu se smíšeným šumem místo prostého zaokrouhlení signálu na nejbližší bit dochází k náhodnému zaokrouhlování nahoru nebo dolů a průměrná doba, během níž je signál zaokrouhlen na určitou úroveň, závisí na tom, jak blízko je signál k této úrovni. Digitalizovaný signál tedy obsahuje informaci o amplitudě signálu s rozlišením lepším než LSM, to znamená, že dochází ke zvýšení efektivní bitové hloubky ADC. Negativní stránkou této techniky je zvýšení šumu ve výstupním signálu. Ve skutečnosti je kvantizační chyba rozprostřena na několik sousedních vzorků. Tento přístup je vhodnější než pouhé zaokrouhlování na nejbližší diskrétní úroveň. V důsledku použití techniky směšování pseudonáhodného signálu máme přesnější reprodukci signálu v čase. Malé změny signálu lze obnovit z pseudonáhodných skoků LSM filtrováním. Pokud je navíc šum deterministický (amplituda přidaného šumu je kdykoli přesně známa), lze jej odečíst od digitalizovaného signálu nejprve zvýšením jeho bitové hloubky, čímž se přidaného šumu téměř úplně zbavíte.

Zvukové signály velmi malých amplitud, digitalizované bez pseudonáhodného signálu, jsou sluchem vnímány jako velmi zkreslené a nepříjemné. Při směšování pseudonáhodného signálu je skutečná úroveň signálu reprezentována průměrnou hodnotou několika po sobě jdoucích vzorků.

Od roku 2009 však z důvodu zlevnění 24bitových ADC, které i bez ditheringu mají dynamický rozsah více než 120 dB, což je o několik řádů vyšší než plný rozsah lidského sluchu, ztratila tato technologie svůj význam. ve zvukové technice. Zároveň se používá v RF a mikrovlnné technologii, kde je bitová hloubka ADC obvykle malá kvůli vysoké vzorkovací frekvenci.

Podobný proces, také nazývaný dither nebo error difusion , se používá k reprezentaci polotónů obrazu v počítačové grafice při nízkém počtu bitů na pixel. V tomto případě se obraz stává zašuměným, ale vizuálně je vnímán realističtěji než stejný obraz získaný jednoduchou kvantizací.

Převzorkování

Signály jsou zpravidla z úsporných důvodů digitalizovány při minimální požadované vzorkovací frekvenci, zatímco kvantizační šum je bílý, to znamená, že jeho výkonová spektrální hustota je rovnoměrně rozložena po celé šířce pásma. Pokud je však signál digitalizován se vzorkovací frekvencí mnohem vyšší než podle Kotelnikov-Shannonovy věty , a poté podroben digitální filtraci k potlačení spektra mimo frekvenční pásmo původního signálu, pak poměr signálu k šumu bude lepší než při použití celého pásma. Je tedy možné dosáhnout efektivního rozlišení většího než je bitová hloubka ADC.

Převzorkování může být také použito k uvolnění požadavků na strmost propustného pásma na stoppásmový filtr anti-aliasing. K tomu je signál digitalizován např. na dvojnásobnou frekvenci, poté je provedena digitální filtrace potlačující frekvenční složky mimo pásmo původního signálu a nakonec je vzorkovací frekvence snížena decimací .

Typy ADC

Níže jsou uvedeny hlavní způsoby vytváření elektronických ADC:

přímá konverze ADC

Paralelní ADC s přímou konverzí ( Flash) , které jsou plně paralelní s ADC, obsahují jeden komparátor pro každou úroveň diskrétního vstupního signálu. V každém okamžiku pouze komparátory odpovídající úrovním pod úrovní vstupního signálu produkují na svém výstupu přebytečný signál. Signály ze všech komparátorů přicházejí buď přímo do paralelního registru, poté se zpracování kódu provádí softwarově nebo do hardwarového logického kodéru , který generuje požadovaný digitální kód v hardwaru v závislosti na kódu na vstupu kodéru. Data z kodéru se zapisují do paralelního registru. Vzorkovací frekvence paralelních ADC obecně závisí na hardwarových charakteristikách analogových a logických prvků a také na požadované vzorkovací frekvenci. Paralelní přímá konverze ADC jsou nejrychlejší, ale obvykle mají 8bitové nebo více rozlišení, jako digitální osciloskopy, protože vyžadují velké náklady na hardware (komparátory). Tento typ ADC má velmi velkou velikost čipu , vysokou vstupní kapacitu a může způsobit krátkodobé výstupní chyby. Často se používá pro video nebo jiné vysokofrekvenční signály a široce se používá v průmyslu k monitorování rychle se měnících procesů v reálném čase. Profesionální modely mohou mít rozlišení až 14 bitů a vyšší [5] . $2^{n}-1=2^{8}-1=255$
Subrangeing Direct-conversion (Flash) ADC [6] jsou částečně sériové ADC. R. Staffin a R. Lohman R. byli navrženi v roce 1956 (Staffin a R. Lohman, "Signal Amplitude Quantizer", US patent 2 869 079, podáno 19. prosince 1956, vydáno 13. ledna 1959) [7] . Mírné snížení rychlosti může výrazně snížit počet operačních zesilovačů na , kde n je počet bitů výstupního kódu a k je počet paralelních ADC s přímou konverzí. S 8 bity a 2 ADC je zapotřebí 31 operačních zesilovačů. Používají se dva (k=2) nebo více kroků podrozsahu. Při k=2 se převodník nazývá Half-Flash (Subranging) ADC . Druhý, třetí atd. ADC slouží ke snížení kvantizační chyby prvního ADC digitalizací této chyby. Prvním krokem je hrubá transformace (s nízkým rozlišením). Dále se určí rozdíl mezi vstupním signálem a analogovým signálem odpovídajícím výsledku hrubé konverze (z pomocného DAC, na který je hrubý kód aplikován). Ve druhém kroku je nalezený rozdíl vynásoben a podroben další transformaci. Výsledný kód je kombinován s hrubým kódem pro získání plné výstupní digitální hodnoty. ADC tohoto typu jsou pomalejší než paralelní ADC s přímou konverzí, mají vysoké rozlišení a malou velikost balení. Ke zvýšení rychlosti výstupního digitalizovaného datového toku v paralelně-sériových ADC s přímou konverzí se používá zřetězení paralelních ADC. $k\cdot (2^{n/k}-1)+k-1$ $2^{n/k}$
Zřetězený provoz ADC (Pipelined Subranging Direct-conversion (Flash) ADC) [8] se používá v paralelně-sériových ADC s přímou konverzí, na rozdíl od obvyklého režimu provozu paralelně-sériových ADC s přímou konverzí, ve kterých jsou přenášena data po úplné konverzi, s pipeline V provozu jsou data dílčích konverzí přenášena, jakmile jsou připravena před ukončením úplné konverze. V roce 1966 Kinniment a kol., navrhli architekturu Recirculating ADC [9] . Tato architektura používá paralelní ADC s jedním přímým převodem podrozsahu.
Sériové ADC s přímou konverzí (Subraging Direct-conversion (Flash) ADC) , plně sériové ADC (k=n), pomalejší než paralelní ADC s přímou konverzí a mírně pomalejší než ADC s paralelní přímou konverzí, ale ještě více (až , kde n je počet bitů výstupního kódu a k je počet paralelních přímých převodních ADC) snížit počet operačních zesilovačů (s 8 bity je zapotřebí 15 operačních zesilovačů: 8 komparátorů na operační zesilovač a 7 odečítačů- násobiče 2 na operační zesilovač) [10] . Ternární ADC tohoto typu jsou přibližně 1,5krát rychlejší než binární ADC stejného typu srovnatelné z hlediska počtu úrovní a nákladů na hardware [11] . $n\cdot (2^{n/n}-1)+n-1=n\cdot (2^{1}-1)+n-1=2n-1$

SAR ADC

Postupný aproximační ADC nebo bitově vyvažující ADC obsahuje komparátor, pomocný DAC a registr postupných aproximací. ADC převádí analogový signál na digitální v N krocích, kde N je bitová hloubka ADC. V každém kroku je určen jeden bit požadované digitální hodnoty, počínaje MSB (Most Significant Bit) a končící LSB (Least Significant Bit). Posloupnost akcí pro určení dalšího bitu je následující. Pomocný DAC je nastaven na analogovou hodnotu vytvořenou z bitů již definovaných v předchozích krocích; bit určený v tomto kroku je nastaven na 1, nejnižší platné bity jsou nastaveny na 0. Hodnota přijatá na pomocném DAC se porovnává se vstupní analogovou hodnotou. Pokud je hodnota vstupního signálu větší než hodnota na pomocném DAC, pak se určený bit nastaví na 1, v opačném případě na 0. Stanovení konečné digitální hodnoty tak připomíná binární vyhledávání . ADC tohoto typu mají vysokou rychlost a dobré rozlišení. Při absenci vzorkovacího zařízení paměti však bude chyba mnohem větší (představte si, že po digitalizaci největšího bitu se signál začal měnit).

Rozdílové kódování ADC

Diferenciální kódovací ADC ( anglicky delta-encoded ADC ) obsahují zpětný čítač , jehož kód je přiváděn do pomocného DAC. Na komparátoru se porovnává vstupní signál a signál z pomocného DAC. Díky negativní zpětné vazbě z komparátoru do čítače se kód na čítači neustále mění tak, aby se signál z pomocného DAC co nejméně lišil od vstupního. Po nějaké době je rozdíl signálu menší než LSM, zatímco kód čítače je čten jako výstupní digitální signál ADC. ADC tohoto typu mají velmi velký vstupní rozsah a vysoké rozlišení, ale doba převodu závisí na vstupním signálu, i když je shora omezen. V nejhorším případě je doba převodu T max =(2 q )/f s , kde q je bitová hloubka ADC, f s je frekvence generátoru hodin čítače . ADC s diferenciálním kódováním jsou obvykle dobrou volbou pro digitalizaci signálů reálného světa, protože většina signálů ve fyzických systémech není náchylná k přeskakování. Některé ADC používají kombinovaný přístup: diferenciální kódování a postupnou aproximaci; to funguje zvláště dobře v případech, kdy je známo, že vysokofrekvenční složky v signálu jsou relativně malé.

Sawtooth Comparison ADC

Pilový srovnávací ADC (některé ADC tohoto typu se nazývají integrační ADC , zahrnují také sériové počítací ADC) obsahují pilový generátor napětí (v sériovém počítacím ADC generátor krokového napětí sestávající z čítače a DAC), komparátor a počítadlo času. Křivka pilovitých zubů lineárně stoupá od nejnižší k nejvyšší, pak rychle klesá na nízkou. V okamžiku začátku navýšení se spustí počítadlo času. Když pilový signál dosáhne úrovně vstupního signálu, komparátor spustí a zastaví počítadlo; hodnota je přečtena z čítače a přivedena na výstup ADC. Tento typ ADC je strukturou nejjednodušší a obsahuje minimální počet prvků. Nejjednodušší ADC tohoto typu mají zároveň spíše nízkou přesnost a jsou citlivé na teplotu a další vnější parametry. Pro zvýšení přesnosti může být pilový generátor postaven kolem čítače a pomocného DAC, ale tato struktura nemá žádné další výhody oproti postupné aproximaci a diferenciálnímu kódování ADC .

ADC s vyrovnáváním náboje

ADC s vyrovnáváním náboje (patří sem ADC s dvoustupňovou integrací, ADC s vícestupňovou integrací a některé další) obsahují stabilní generátor proudu , komparátor , proudový integrátor , generátor hodin a počítadlo pulsů. Transformace probíhá ve dvou fázích ( dvoustupňová integrace ). V první fázi se hodnota vstupního napětí převede na proud (úměrný vstupnímu napětí), který je přiveden do proudového integrátoru, jehož náboj je zpočátku nulový. Tento proces trvá po dobu TN , kde T je perioda generátoru hodin, N je konstanta (velké celé číslo, určuje dobu akumulace náboje). Po této době je vstup integrátoru odpojen od vstupu ADC a připojen ke stabilnímu generátoru proudu. Polarita generátoru je taková, že snižuje náboj uložený v integrátoru. Proces vybíjení trvá, dokud náboj v integrátoru neklesne na nulu. Doba vybíjení se měří počítáním hodinových impulzů od okamžiku začátku vybíjení až do dosažení nulového nabití integrátoru. Počítaný počet hodinových impulzů bude výstupním kódem ADC. Lze ukázat, že počet pulzů n napočítaných během doby vybíjení je roven: n = U v N ( RI 0 ) −1 , kde U in je vstupní napětí ADC, N je počet pulzů ADC. akumulační stupeň (definovaný výše), R je odpor rezistoru, který převádí vstupní napětí na proud, I 0 je hodnota proudu ze stabilního generátoru proudu, který vybíjí integrátor na druhém stupni. Do konečného vyjádření tedy nejsou zahrnuty potenciálně nestabilní parametry systému (především kapacita integrátorového kondenzátoru). Je to důsledek dvoufázového procesu: chyby zavedené v první a druhé fázi se vzájemně odečítají. Neexistují žádné přísné požadavky ani na dlouhodobou stabilitu generátoru hodin a předpětí komparátoru: tyto parametry musí být stabilní pouze krátkodobě, to znamená při každém převodu (ne více než 2TN ). Princip dvoustupňové integrace vám ve skutečnosti umožňuje přímo převést poměr dvou analogových hodnot (vstupní a referenční proud) na poměr číselných kódů ( n a N v termínech definovaných výše) s malými nebo žádnými dalšími chybami. . Typická bitová hloubka tohoto typu ADC je od 10 do 18 binární číslice. Další výhodou je možnost konstrukce převodníků, které jsou necitlivé na periodické rušení (například rušení ze sítě) díky přesné integraci vstupního signálu v pevném časovém intervalu. Nevýhodou tohoto typu ADC je nízký konverzní poměr. ADC s vyrovnáváním náboje se používají ve vysoce přesných měřicích přístrojích.

ADC s přechodným převodem na pulzní opakovací frekvenci

ADC s přechodným převodem na pulzní opakovací frekvenci . Signál ze snímače prochází přes převodník úrovně a poté přes převodník napětí a frekvence . Přímo na vstup logického obvodu tedy přichází signál, jehož charakteristikou je pouze pulzní frekvence. Logický čítač přijímá tyto pulsy jako vstup během doby vzorkování, takže na jejím konci vydává kombinaci kódů, která se numericky rovná počtu pulsů, které přišly do převodníku během doby vzorkování. Taková ADC jsou poměrně pomalá a málo přesná, ale přesto velmi jednoduchá na implementaci, a proto mají nízkou cenu.

Sigma-Delta ADC

Sigma-delta ADC (také nazývaný "delta-sigma ADC") provádí analogově-digitální převod při mnohonásobku požadované vzorkovací frekvence a prostřednictvím filtrování ponechává v signálu pouze požadované spektrální pásmo.

Neelektronické ADC jsou obvykle postaveny na stejných principech.

Optické ADC

Existují optické metody převod elektrického signálu na kód. Jsou založeny na schopnosti některých látek měnit index lomu vlivem elektrického pole. V tomto případě svazek světla procházející látkou mění svou rychlost nebo úhel vychýlení na hranici této látky v souladu se změnou indexu lomu. Existuje několik způsobů, jak tyto změny zaregistrovat. Například řada fotodetektorů registruje odchylku paprsku a převádí ji do diskrétního kódu. Různá interferenční schémata zahrnující zpožděný paprsek umožňují vyhodnocovat změny signálu nebo stavět komparátory elektrických veličin.

Optické ADC mohou být velmi rychlé.

ADC čipy

U většiny ADC je bitová hloubka od 6 do 24 bitů , vzorkovací frekvence je až 1 MHz. Mega- a GHz ADC jsou také k dispozici (AD9234 12bitový 2kanálový 1 GSPS ADC byl k prosinci 2015 $ 238). Megahertzové ADC jsou vyžadovány v digitálních videokamerách , zařízeních pro zachycení videa a digitálních TV tunerech pro digitalizaci kompozitního video signálu. Komerční ADC mají typicky výstupní chybu ±0,5 až ±1,5 LSM.

Jedním z faktorů, které zvyšují náklady na mikroobvody , je počet kolíků , protože nutí zvětšit balíček čipu a každý kolík musí být připojen k čipu. Aby se snížil počet kolíků, často ADC pracující s nízkou vzorkovací frekvencí mají sériové rozhraní . Použití ADC se sériovým rozhraním často umožňuje zvýšit hustotu montáže a vytvořit desku s menší plochou.

Čipy ADC mají často několik analogových vstupů interně připojených k jedinému ADC přes analogový multiplexer . Různé modely ADC mohou zahrnovat zařízení pro uchování vzorku, přístrojové zesilovače nebo vysokonapěťový diferenciální vstup a další podobné obvody.

Použití ADC při záznamu zvuku

ADC jsou zabudovány do nejmodernějších nahrávacích zařízení, protože zpracování zvuku se obvykle provádí na počítačích; i při použití analogového záznamu je zapotřebí ADC k převodu signálu do toku PCM , který bude zaznamenán na informační nosič.

Moderní ADC používané při nahrávání zvuku mohou pracovat při vzorkovacích frekvencích až 192 kHz . Mnoho lidí zabývajících se touto oblastí se domnívá, že tento ukazatel je nadbytečný a používá se z čistě marketingových důvodů (dokazuje to Kotelnikov-Shannonův teorém ). Dá se říci, že analogový audio signál neobsahuje tolik informací, jaké lze uložit do digitálního signálu při tak vysoké vzorkovací frekvenci a často hi-fi audio zařízení používá vzorkovací frekvenci 44,1 kHz (standard pro CD) popř. 48 kHz (typické pro reprezentaci zvuku v počítačích). Široká šířka pásma je však užitečná v následujících případech a čím širší (větší než nezbytné minimum) šířka pásma, tím silnější je odpovídající efekt:

zjednodušuje a zlevňuje implementaci antialiasingových filtrů, umožňuje je vyrobit s menším počtem spojů nebo s nižší strmostí v propustném pásmu, což má pozitivní vliv na fázovou odezvu filtru v propustném pásmu;
zjednodušuje požadavky na přesnost a zejména na parazitní parametry pasivních elektronických součástek tvořících antialiasingový filtr , např. vliv faktoru kvality induktorů je menší;

Analogově-digitální převodníky pro záznam zvuku se pohybují v ceně od 5 000 do 10 000 USD nebo více za dvoukanálový ADC.

ADC pro záznam zvuku používané v počítačích jsou interní a externí. K dispozici je také bezplatný softwarový balík PulseAudio pro Linux, který vám umožňuje používat pomocné počítače jako externí DAC / ADC pro hlavní počítač s garantovanou latencí.

Další použití

A/D převod se používá všude tam, kde je třeba přijímat a digitálně zpracovávat analogový signál.

ADC je nedílnou součástí digitálního voltmetru a multimetru .
Speciální video ADC se používají v počítačových TV tunerech , video vstupních kartách, videokamerách k digitalizaci video signálu. Mikrofonní a linkové audio vstupy počítačů jsou připojeny k audio ADC.
ADC jsou nedílnou součástí systémů sběru dat .
SAR ADC s kapacitou 8-12 bitů a sigma-delta ADC s kapacitou 16-24 bitů jsou zabudovány do jednočipových mikrokontrolérů .
V digitálních osciloskopech jsou zapotřebí velmi rychlé ADC (používají se paralelní a zřetězené ADC)
Moderní váhy používají ADC s kapacitou až 24 bitů, které převádějí signál přímo z tenzometru (sigma-delta ADC).
ADC jsou součástí rádiových modemů a dalších datových rádiových zařízení, kde se používají ve spojení s DSP procesorem jako demodulátor .
Ultrarychlé ADC se používají v digitálních anténních polích (SMART anténách) v celulárních základnových stanicích a radarech.

Viz také

Poznámky

↑ Výpočetní technika. Terminologie: Referenční příručka. Číslo 1 / Recenzent Ph.D. tech. vědy Yu. P. Selivanov. - M . : Nakladatelství norem, 1989. - 168 s. - 55 000 výtisků. — ISBN 5-7050-0155-X .
↑ Dictionary of Computing Systems = Dictionary of Computing / Ed. V. Illingworth a další: Per. z angličtiny. A. K. Belotsky a další; Ed. E. K. Maslovského. - M .: Mashinostroenie, 1990. - 560 s. - 70 000 (dalších) výtisků. - ISBN 5-217-00617-X (SSSR), ISBN 0-19-853913-4 (VB).
↑ Borkovsky A. B. Anglicko-ruský slovník programování a informatiky (s výklady). - M . : ruský jazyk, 1990. - 335 s. - 50 050 (dalších) výtisků. — ISBN 5-200-01169-3 .
↑ Provádí se např. pomocí laserové úpravy hodnot filmového rezistoru (laserová expozice lokálně odpařuje materiál rezistoru a zmenšuje jeho průřez), které jsou součástí hybridního integrovaného obvodu .
↑ Stránka výrobce CAEN ADC . Získáno 29. května 2022. Archivováno z originálu dne 24. května 2022. (neurčitý)
↑ Sériově paralelní ADC . Datum přístupu: 20. května 2011. Archivováno z originálu 20. listopadu 2010. (neurčitý)
↑ Analogová zařízení. ADC Architectures V: Pipelined Subranging ADC od Walta Kestera. Obrázek 1 . Datum přístupu: 17. ledna 2018. Archivováno z originálu 27. ledna 2018. (neurčitý)
↑ Analogová zařízení. ADC Architectures V: Pipelined Subranging ADC od Walta Kestera. Obrázek 9 . Datum přístupu: 17. ledna 2018. Archivováno z originálu 27. ledna 2018. (neurčitý)
↑ Analogová zařízení. ADC Architectures V: Pipelined Subranging ADC od Walta Kestera. Obrázek 12 . Datum přístupu: 17. ledna 2018. Archivováno z originálu 27. ledna 2018. (neurčitý)
↑ Přímá konverze ADC, sériový, 3bitový Archivováno 18. ledna 2018 na Wayback Machine .
↑ Trinity 4-tritový asynchronní bipolární přímý konverzní sériový ADC. Verze 6. (nepřístupný odkaz) . Staženo 23. 5. 2018. Archivováno z originálu 21. 7. 2011. (neurčitý)

Literatura

Horowitz P, Hill W. The Art of Circuitry . Ve 3 svazcích: T. 2. Per. z angličtiny. - 4. vyd., revidováno. a dodat - M .: Mir, 1993. - 371 s. ISBN 5-03-002338-0 .
S. Norsworthy, R. Schreier, G. Temes. Delta-Sigma převodníky dat. ISBN 0-7803-1045-4 .
Mingliang Liu. Demystifikování obvodů se spínaným kondenzátorem. ISBN 0-7506-7907-7 .
Behzad Razavi. Principy návrhu systému pro konverzi dat. ISBN 0-7803-1093-4 .
David Johns, Ken Martin. Návrh analogových integrovaných obvodů. ISBN 0-471-14448-7 .
Phillip E. Allen, Douglas R. Holberg. Návrh analogového obvodu CMOS. ISBN 0-19-511644-5 .
Hanzel G. E. Příručka o výpočtu filtrů. USA, 1969. / Per. z angličtiny, ed. A. E. Znamensky. M.: Sov. Rozhlas, 1974. - 288 s. MDT 621.372.541.061

Odkazy

Wolfgang Reis. Zařízení a principy činnosti analogově-digitálních převodníků různých typů WBC GmbH Journal "Components and Technologies" č. 3 2005
Learning by Simulations Simulace ukazující účinky vzorkovací frekvence a rozlišení ADC.
"Porozumění specifikacím analogově-digitálního převodníku" (nedostupný odkaz) článek od Lena Stallera 2005-02-24.
Pochopení Flash ADC Výukový program o tom, jak fungují flash analogově-digitální převodníky (ADC).

Slovníky a encyklopedie	velká čínština Velký Rus Britannica (online)
V bibliografických katalozích	GND : 4128359-4 J9U : 987007294738705171 LCCN : sh85004773

Mikrokontroléry

Architektura

8bitový	MCS-51 MCS-48 PIC AVR Z8 H8 COP8 68HC08 68HC11
16bitový	MSP430 MCS-96 MCS-296 OBRÁZEK24 MAXQ Nios 68HC12 68HC16 CR16/C
32bitový	RISC-V PAŽE MIPS AVR32 OBRÁZEK32 683XX M32R superh Nios II Am29 000 LatticeMico32 MPC5xx PowerQUICC Paralaxní vrtule

Výrobci

Komponenty

Obvod

Rozhraní

FreeRTOS
μClinux
BeRTOS
ChibiOS/RT
eCos
RTEMS
Unisono
MicroC/OS-II
Jádro
Contiki

Programování