Registr procesoru

Aktuální verze stránky ještě nebyla zkontrolována zkušenými přispěvateli a může se výrazně lišit od verze recenzované 17. června 2019; kontroly vyžadují 24 úprav .

Registr procesoru  je pole dané délky v ultrarychlé paměti s náhodným přístupem (SRAM) uvnitř procesoru. Využívá jej samotný procesor, může být buď přístupný, nebo softwarově nedostupný. Například při načítání další instrukce z paměti je tato umístěna do registru instrukcí , do kterého programátor nemá přístup.

Programově nepřístupné registry

Programově nepřístupné registry jsou jakékoli registry procesoru, ke kterým nelze přistupovat tak či onak z vykonávajícího programu. Příkladem takových registrů je již zmíněný instrukční registr .

Softwarově přístupné registry

Programově přístupné registry jsou registry, ke kterým lze přistupovat tak či onak z vykonávaného programu. Téměř každý takový registr je označen svým jmenným identifikátorem na úrovni jazyka symbolických instrukcí a odpovídajícím číselným identifikačním kódem na úrovni strojového jazyka. Programově přístupné registry nejsou z hlediska přístupnosti stejné a prakticky se dělí na dvě velké podskupiny:

• systémové registry - jakékoli registry, které jsou programově přístupné pouze systémovým programům (například jádro operačního systému), které k tomu mají dostatečnou úroveň systémových oprávnění / práv. Z hlediska mnoha počítačových systémů je tato úroveň oprávnění často označována jako „úroveň/režim jádra“ nebo „režim supervizora“. Pro všechny ostatní programy - běžící v "uživatelském režimu" - tyto registry nejsou dostupné. Příklady takových registrů jsou řídicí registry a stínové registry deskriptorů segmentů .
• obecné registry (RON) - registry dostupné pro jakýkoli program. Zejména registry používané bez omezení v aritmetických a logických operacích, ale mající určitá hardwarová omezení (například v řetězci ROH). Tyto registry nejsou běžné v éře sálových počítačů jako IBM/370 [1] a staly se populární v mikroprocesorech architektury X86  - Intel 8085 , Intel 8086 a později [2] .

Speciální registry [3] obsahují data nezbytná pro činnost procesoru - offsety základní tabulky, úrovně přístupu atd.

Část speciálních registrů patří řídicímu zařízení , které řídí procesor generováním sekvence mikroinstrukcí .

Přístup k hodnotám uloženým v registrech se provádí přímo na frekvenci procesoru a zpravidla několikrát rychleji než přístup k polím v RAM (i když mezipaměť obsahuje potřebná data), ale množství RAM je daleko překračuje celkový počet registrů procesoru, celková "kapacita" obecných / datových registrů pro procesory x86 (například Intel 80386 a novější) 8 registrů po 4 bytech = 32 bajtů ( u procesorů x86-64 - 16 z 8 bajtů = 128 bajtů a některé vektorové registry).

Některé příklady

Tabulka ukazuje počet obecných registrů v několika běžných architekturách mikroprocesorů. Za zmínku stojí, že v některých architekturách může být použití jednotlivých registrů komplikované. Takže ve SPARC a MIPS registr číslo 0 neukládá informace a je vždy čten jako 0 a v procesorech x86 s registrem ESP(ukazatelem na zásobník) mohou fungovat pouze některé příkazy.

Architektura	celočíselné registry	FP - registry	Poznámky
x86-32	osm	osm
x86-64	16	16
IBM System/360	16	čtyři
z/Architektura	16	16
Itanium	128	128
SPARC	31	32	Registr 0 (globální) je vždy spuštěn
IBM Cell	4~16	1~4
IBM POWER	32	32
energetická architektura	32	32
Alfa	32	32
6502	3	0
W65C816S	5	0
PIC	jeden	0
AVR	32	0
ARM 32bitový [4]	16	rozličný
ARM 64bitový [5]	31	32
MIPS	31	32	Registr 0 je vždy nula
RISC-V	31	32	Navíc existuje registr 0, který vždy vrací nulu
Elbrus 2000	256	v souladu s celé číslo	32 dvoumístných registrů, 256 = 32 globálních registrů + 224 registrů zásobníku procedur [6]

architektura x86

IP ( anglicky  Instruction Pointer ) - registr udávající offset (adresu) instrukcí v kódovém segmentu (1234: 0100h segment / offset).

IP – 16bitová (spodní část EIP)

EIP – 32bitový analog (spodní část RIP)

RIP - 64bitový analog

Registry segmentů  jsou registry, které ukazují na segmenty.

Všechny segmentové registry jsou 16bitové.

CS ( kódový segment ) ,  DS ( datový segment ) , SS ( zásobníkový segment ) , ES ( extra segment ) , FS, GS    

V reálném režimu procesoru obsahují segmentové registry adresu začátku 64Kb segmentu, posunutou doprava o 4 bity.

V chráněném režimu procesoru obsahují segmentové registry selektor paměťového segmentu přiděleného OS.

CS je ukazatel na segment kódu. Vazba CS:IP (CS:EIP/CS:RIP - v zabezpečeném/64bitovém režimu) ukazuje na adresu paměti další instrukce.

V 64bitovém režimu se segmentové registry CS, DS, ES a SS neúčastní vytváření lineární (spojité) adresy, protože segmentace v tomto režimu není podporována.

Datové registry  se používají k ukládání mezivýpočtů.

RAX, RCX, RDX, RBX, RSP, RBP, RSI, RDI, R8 - R15 - 64-bit (registr AX)

EAX, ECX, EDX, EBX, ESP, EBP, ESI, EDI, R8D - R15D - 32-bit (rozšířená AX)

- _  _ _ _  _ _ _  _ _ _  _ _ _  _ _ _ _  _ _ _ _ _ _ R15W – 16bitový   

AH, AL, CH, CL, DH, DL, BH, BL, SPL, BPL, SIL, DIL, R8B - R15B - 8bitové (poloviny 16bitových registrů)

například AH - vysoká AX - vysoká polovina 8 bitů

AL - nízká AX - nízká polovina 8 bitů

RAX

RCX

RDX

RBX

EAX

ECX

EDX

EBX

SEKERA

CX

DX

BX

AH

AL

CH

CL

D.H.

DL

BH

BL

RSP

RBP

RSI

RDI

Rx

ESP

EBP

ESI

EDI

RxD

SP

BP

SI

DI

RxW

SPL

BPL

SIL

DIL

RxB

kde x je 8..15.
Registry RAX, RCX, RDX, RBX, RSP, RBP, RSI, RDI, Rx, RxD, RxW, RxB, SPL, BPL, SIL, DIL jsou dostupné pouze v režimu 64bitového procesoru.

Registr příznaků FLAGS (16 bitů) / EFLAGS (32 bitů) / RFLAGS (64 bitů) - obsahuje aktuální stav procesoru.

Systémové registry GDTR, LDTR a IDTR byly zavedeny v procesorech počínaje Intel286 a jsou určeny k ukládání základních adres tabulek deskriptorů  - nejdůležitějších součástí architektury systému při práci v chráněném režimu.

Registr GDTR obsahuje 32bitovou (24bitovou pro Intel286) základní adresu a 16bitový limit globální tabulky deskriptorů ( GDT ).

Viditelná část registru LDTR obsahuje pouze selektor deskriptoru tabulky lokálních deskriptorů (LDT). Samotný deskriptor LDT se automaticky načte do skryté části LDTR z tabulky globálních deskriptorů.

Registr IDTR obsahuje 32bitovou (24bitovou pro Intel286) základní adresu a 16bitový limit tabulky deskriptoru přerušení ( IDT ). V reálném režimu jej lze použít ke změně umístění tabulky vektorů přerušení.

Viditelná část registru TR obsahuje selektor deskriptoru segmentu stavu úlohy ( TSS ). Samotný deskriptor TSS se automaticky načte do skryté části TR z globální tabulky deskriptorů.

Registr je funkční jednotka, která přijímá, ukládá a vysílá informace. Registry se skládají ze skupiny spouštěčů , obvykle D. Podle typu příjmu a výdeje informace se rozlišují 2 typy registrů:

• Se sekvenčním příjmem a doručením informací - posuvné registry.
• S paralelním příjmem a výdejem informací - paralelní registry.

Posuvné registry jsou sériově zapojený řetězec klopných obvodů . Hlavním provozním režimem je posun bitů kódu z jednoho spouštěče na druhý pro každý impuls hodinového signálu.

Podle účelu se registry liší v:

• akumulátor - slouží k ukládání mezivýsledků aritmetických a logických operací a I/O instrukcí;
• flag - ukládat znaky výsledků aritmetických a logických operací;
• obecný účel - ukládat operandy aritmetických a logických výrazů, indexů a adres;
• index  - uložení indexů zdrojových a cílových prvků pole;
• ukazatel - ukládá ukazatele na speciální oblasti paměti (ukazatel aktuální operace, ukazatel základny, ukazatel zásobníku);
• segment - ukládat adresy a selektory paměťových segmentů;
• manažeři - ukládají informace, které řídí stav procesoru, a také adresy systémových tabulek.

Počítadlo příkazů

IP

IP ( anglicky  Instruction Pointer ) - registr obsahující adresový offset další instrukce, která má být provedena, vzhledem k segmentu kódu CS v procesorech rodiny x86 .

Registr IP je spojen s CS jako CS:IP, kde CS je aktuální segment kódu a IP je aktuální posun od tohoto segmentu.

Registr IP je 16bitový registr ukazatele. Kromě něj tento typ registrů zahrnuje SP ( English  Stack Pointer  - ukazatel zásobníku) a BP ( English  Base Pointer  - základní ukazatel).

Princip činnosti

Například CS obsahuje hodnotu , registr IP ukládá offset . 2CB5[0]H123H

Adresa další instrukce, která se má provést, se vypočítá přidáním adresy v CS (Code Segment) k offsetu v registru IP:

2CB50H + 123H = 2CC73H

Adresa další instrukce, která se má provést, je tedy 2CC73H.

Po provedení aktuální instrukce procesor automaticky změní hodnotu v registru IP, takže dvojice registrů CS:IP vždy ukazuje na další instrukci, která se má provést.

EIP

Počínaje procesorem 80386 byla představena 32bitová verze registru ukazatelů - EIP ( Extended Instruction Pointer ) .  V tomto případě je IP dolním koncem tohoto registru (prvních 16 bitů). Princip fungování EIP je obecně podobný fungování registru IP. Hlavní rozdíl je v tom, že v chráněném režimu, na rozdíl od reálného režimu, je registr CS selektorem (selektor neukazuje na samotný segment v paměti, ale na deskriptor segmentu v tabulce deskriptorů).

RIP

64bitové procesory používají svůj vlastní registr ukazatele instrukce - RIP .

Spodní část tohoto registru je registr EIP.

Na základě RIP byla v 64bitových procesorech zavedena nová metoda adresování relativní k RIP. Zbytek práce RIP je podobný práci registru EIP.

Poznámky

1. ↑ Barbara J. Burian. Jednoduchý přístup k programování v assembleru S/370. — New York: Prentice-Hall, Inc., 1977.
2. ↑ Pogorely S. D., Slobodyanyuk T. F. Software pro mikroprocesorové systémy. Adresář. — 2. přepracovaná a doplněná. - Kyjev: Technika, 1989. - S. 7, 48-51. — 301 s. - (Příručka odborníka). — 50 000 výtisků.  — ISBN 5-335-00169-0 .
3. ↑ Intel 64 and IA-32 Architectures Software Developer's Manual. Svazek 1: Základní architektura. 3.4 REGISTRACE ZÁKLADNÍHO PROVEDENÍ PROGRAMU Archivováno 24. května 2011 na Wayback Machine 
4. ↑ Standard volání procedur pro architekturu ARM . ARM Holdings (16. října 2009). Získáno 24. dubna 2012. Archivováno z originálu 28. dubna 2013. (neurčitý)
5. ↑ Standard volání procedur pro 64bitovou architekturu ARM . ARM Holdings (25. listopadu 2011). Získáno 24. dubna 2012. Archivováno z originálu 28. dubna 2013. (neurčitý)
6. ↑ MCST. Úvod do architektury Elbrus  (ruština)  ? . Alt Linux (31. května 2020). Získáno 16. července 2020. Archivováno z originálu dne 2. června 2020.  (neurčitý)

Odkazy

• Interní registry: Systémové registry

Technologie digitálních procesorů
Architektura	Harvard Von Neumann TTA
Architektura instrukční sady	ASIP OKRAJ VÝLETY EPICKÉ CISC RŮZNÉ NISC URISC RISC VLIW ZISC
strojové slovo	8 bitů 16 bit 32 bit 64 bit 128 bit 256 bit 512 bit
Rovnoběžnost	Dopravník Dopravník Mimořádné provedení Přejmenování registru Spekulativní provedení prediktor přechodu Předběžné načtení kódu úrovně Bit instrukce Superskalární Data úkoly proudy Vícevláknové zpracování Superthreading Simultánní multithreading hyperthreading Hardwarová virtualizace Flynnova klasifikace SISD SIMD MISD MIMD
Implementace	DSP GPU SoC PPU Vektor matice Matematický koprocesor Mikroprocesor mikrokontrolér bubnový procesor síť neurální Vision Processor Procesor Google Tensor Pravý sever
Komponenty	sudový posunovač FPU BSB MMU TLB Ovládací zařízení ALU Demultiplexor Multiplexer Mikrokód Frekvence hodin Rám Mezipaměti Mezipaměť procesoru Registry registrační soubor registrační okno Registr vlajek indexový registr Počítadlo příkazů baterie
Řízení spotřeby	APM ACPI Hodinová brána Škrcení Dynamická změna napětí

Mikrokontroléry
Architektura	8bitový MCS-51 MCS-48 PIC AVR Z8 H8 COP8 68HC08 68HC11 16bitový MSP430 MCS-96 MCS-296 OBRÁZEK24 MAXQ Nios 68HC12 68HC16 CR16/C 32bitový RISC-V PAŽE MIPS AVR32 OBRÁZEK32 683XX M32R superh Nios II Am29 000 LatticeMico32 MPC5xx PowerQUICC Paralaxní vrtule
Výrobci	Analogová zařízení Atmel Silabs Freescale Fujitsu Holtek Hynix Infineon Intel Mikročip Maxim Nuvoton Polovodiče NXP Paralaxa Renesas STMicroelectronics Texas Instruments Toshiba Ubicom Zilog Cypřiš Integrální Milandr
Komponenty	Registrovat procesor SRAM EEPROM Flash paměť Quartzový rezonátor Krystalový oscilátor RC generátor Rám
Obvod	Časovač ADC DAC srovnávač PWM regulátor Čelit LCD senzor teploty Watchdog Timer
Rozhraní	UMĚT UART USB SPI I²C ethernet 1 drát
OS	FreeRTOS μClinux BeRTOS ChibiOS/RT eCos RTEMS Unisono MicroC/OS-II Jádro Contiki
Programování	JTAG C2 programátor MPLAB AVR Studio MCStudio